| 摘要 |
SISTEMA PARA INTERCONECTAR EQUIPOS ASINCRONOS POR MEDIO DE MEMORIAS, EL CUAL COMPRENDE ESENCIALMENTE UNA RAM (MEMORIA DE ACCESO DIRECTO) DE PUERTA UNICA SINCRONIZADA CON SOLO UNO DE LOS DOS RELOJES DE LOS EQUIPOS ANTES MENCIONADOS (EN PARTICULAR CON EL RELOJ MAESTRO) Y UNA MEMORIA FIFO (PRIMERO EN ENTRAR, PRIMERO EN SALIR). LA INVENCION COMPRENDE ASIMISMO UN DISPOSITIVO PARA EJECUTAR DICHO SISTEMA QUE CONSISTE EN UNA RAM DE PUERTA UNICA, UNA MEMORIA FIFO, DOS CONTADORES, UNO DE LOS CUALES ES UN CONTADOR DE ESCRITURA Y EL OTRO ES UN CONTADOR DE LECTURA, UN MULTIPLEXOR (MUX) QUE SELECCIONA UNO DE LOS DOS CONTADORES, UNA LOGICA DE CONTROL DE ACCESO RAM QUE GENERA LAS SEÑALES DE CONTROL RAM Y LAS SEÑALES DE ACTIVACION DE LOS CONTADORES Y LA SEÑAL DE SELECCION DEL MULTIPLEXOR ANTES MENCIONADO.
|
