| 摘要 |
SISTEMA DE COMUNICACIIN SERIE ASINCRONA ENTRE ORDENADOR CENTRAL Y UN NUMERO ILIMITADO DE PERIFERICOS INTELIGENTES. EL SISTEMA TIENE POR OBJETO ESTABLECER COMUNICACION ENTRE UNA UNIDAD CENTRAL INTELIGENTE, DENOMINADA MASTER, Y UNA PLURALIDAD DE UNIDADES INTELIGENTES E INDEPENDIENTES, DENOMINADAS SLAVE. LA COMUNICACION CITADA SE REALIZA MEDIANTE TRES CONDUCTORES FISICOS, INCORPORANDO TANTO LA UNIDAD MASTER COMO LAS UNIDADES SLAVE UN MICROPROCESADOR Y CIRCUITERIA ASOCIADA PARA EL ACONDICIONAMIENTO DE LAS SEÑALES DE COMUNICACION CORRESPONDIENTES. EL MICROPROCESADOR DE LA UNIDAD MASTER DISPONE DE UNA ENTRADA Y UNA SALIDA UNIDAS A LAS LINEAS DE RETORNO Y COMUNICACION, RESPECTIVAMENTE, A TRAVES DE SENDOS CIRCUITOS DE ACONDICIONAMIENTO DE LAS SEÑALES DE COMUNICACION, MIENTRAS QUE EL MICROPROCESADOR/ES DE LAS UNIDADES SLAVE DISPONE/N DE DOS ENTRADAS Y UNA SALIDA. AMBAS UNIDADES, MASTER Y SLAVE, PUEDEN ACTUAR CON EMISOR Y RECEPTOR, PERMITIENDO UNA COMUNICACION BIDIRECCIONAL.
|
