| 主权项 |
1.一种导体-材料系统,包括: 一导体,其具有电荷载子,其中该等电荷载子系具 有一能量分布;以及 一材料,其与该导体系具有一界面以及具有电位能 障邻近于该界面,其中该等电位能障系可电性修改 ,用以控制该等电荷载子之传输。 2.如申请专利范围第1项所述之导体-材料系统,其 中 该等电荷载子系常温电荷载子,以及 该材料系一过滤器,其中该过滤器系与该导体于该 界面处相接触并包括介电质以提供一种对某极性 电荷载子之过滤功能,其中该过滤器系包括可电性 修改之电位能障,用以控制沿某一方向通过该过滤 器之某极性电荷载子的流动。 3.如申请专利范围第2项所述之导体-材料系统,其 中该过滤器更提供: 一电压分割功能,用以降低该等介电质内之压降。 4.如申请专利范围第2项所述之导体-材料系统,其 中该过滤功能系一种带通过滤功能。 5.如申请专利范围第2项所述之导体-材料系统,其 中该过滤功能系一种质量过滤功能。 6.如申请专利范围第2项所述之导体-材料系统,其 中该过滤功能系一种电荷过滤功能。 7.如申请专利范围第6项所述之导体-材料系统,其 中该等电位能障系一第一组能障,以及该过滤器更 包括一第二组可电性修改之电位能障,用以控制沿 另一与该某一方向大体上相反之方向通过该过滤 器之相反极性电荷载子的流动。 8.如申请专利范围第7项所述之导体-材料系统,其 中该第二组电位能障之能障高度与横跨于过滤器 之压降间的关系系较该第一组电位能障之能障高 度与横跨于过滤器之压降间的关系微弱。 9.如申请专利范围第2项所述之导体-材料系统,其 中该过滤器系包括: 一第一介电质,其设置于该导体之邻近区域;以及 一第二介电质,其设置于该第一介电质之邻近区域 ,其中该第二介电质之能带间隙系较该第一介电质 之能带间隙为窄。 10.如申请专利范围第9项所述之导体-材料系统,其 中该第二介电质之介电常数与该第一介电质厚度 之乘积系大体上大于该第一介电质之介电常数与 该第二介电质厚度之乘积。 11.如申请专利范围第9项所述之导体-材料系统,其 中该第一介电质系包括氧化物,以及该第二介电质 系包括由氮化物、氮氧化物、Al2O3、HfO2、TiO2、ZrO 2、Ta2O5,以及以上化合物构成之合金所组成群组中 选择出的材料。 12.如申请专利范围第1项所述之导体-材料系统,其 中 该等电荷载子系高能电荷载子, 该材料系一绝缘体,以及 该等电位能障系包括一可电性修改之影像力电位 能障,用以控制该等电荷载子越过该影像力电位能 障之传输。 13.如申请专利范围第12项所述之导体-材料系统,其 中该等高能电荷载子系具有一能量分布,其中该能 量分布系具有一介于约30meV至约300meV之能谱。 14.如申请专利范围第12项所述之导体-材料系统,其 中该绝缘体系包括由氧化物、FSG、SiLK、CDO、氮化 物、氮氧化物、Al2O3、HfO2、TiO2、ZrO2、Ta2O5,以及 以上材料形成之合金所组成群组中选择出的材料 。 15.一种电荷注入系统,包括: 一导体-过滤器系统,包括: 一第一导体,用以供应常温电荷载子;以及 一过滤器,其与该第一导体相接触,并包括介电质 以提供一对某极性电荷载子之过滤功能,其中该过 滤器系包括可电性修改之电位能障,用以控制沿某 一方向通过该过滤器之某极性电荷载子的流动;以 及 一导体-绝缘体系统,包括: 一第二导体,其与该过滤器相接触并具有来自该过 滤器之高能电荷载子;以及 一绝缘体,其与该第二导体相接触于一交界,并且 具有一影像力电位能障于该交界之邻近地区,其中 该影像力电位能障系可电性修改,以允许该等高能 电荷载子能越过它来传输。 16.如申请专利范围第15项所述之电荷注入系统,其 中该等电位能障系一第一组能障,以及该过滤器更 包括一第二组可电性修改之电位能障,用以控制沿 另一与该某一方向大体上相反之方向通过该过滤 器之相反极性电荷载子的流动。 17.如申请专利范围第15项所述之电荷注入系统,其 中该等高能电荷载子系具有一能量分布,其中该能 量分布系具有一介于约30meV至约300meV之能谱。 18.如申请专利范围第15项所述之电荷注入系统,其 中该等高能电荷载子系轻电洞。 19.如申请专利范围第15项所述之电荷注入系统,其 中该等高能电荷载子系电子。 20.如申请专利范围第15项所述之电荷注入系统,其 中该等高能电荷载子系压电电洞。 21.如申请专利范围第15项所述之电荷注入系统,其 中该等高能电荷载子系压电电子。 22.一种记忆单元,包括: 一导体-过滤器系统,其具有: 一导体,用以供应常温电荷载子;以及 一过滤器,其与该导体相接触,并包括介电质以提 供一种对某极性电荷载子之过滤功能,其中该过滤 器系包括: 一第一组可电性修改之电位能障,用以控制沿某一 方向通过该过滤器之某极性电荷载子之流动,以及 一第二组可电性修改之电位能障,用以控制沿另一 与该某一方向大体上相反之方向通过该过滤器之 相反极性电荷载子之流动。 23.如申请专利范围第22项所述之记忆单元,其中该 导体系一第一导体,以及该记忆单元更包括一导体 -绝缘体系统,其中该导体-绝缘体系统系包括: 一第二导体,其与该过滤器相接触并具有来自该过 滤器之高能电荷载子; 一绝缘体,其与该第二导体相接触于一交界并具有 一影像力电位能障于该交界之邻近地区, 其中该影像力电位能障系可电性修改,以允许该等 高能电荷载子能越过它来传输。 24.如申请专利范围第23项所述之记忆单元,其中该 等高能电荷载子具有一能量分布,其中该能量分布 具有一介于约30meV至约300meV之能谱。 25.如申请专利范围第23项所述之记忆单元,其中该 等高能电荷载子系轻电洞。 26.如申请专利范围第23项所述之记忆单元,其中该 等高能电荷载子系电子。 27.如申请专利范围第23项所述之记忆单元,其中该 等高能电荷载子系压电电洞。 28.如申请专利范围第23项所述之记忆单元,其中该 等高能电荷载子系压电电子。 29.一种形成一记忆单元之方法,包括以下步骤: 形成一具第一导电型之主体于一半导体基板内; 形成一第一绝缘层于该半导体基板上; 形成一电荷储存区域于该第一绝缘层上; 形成一具第二导电型之第一区域和一具第二导电 型之第二区域于该主体内; 形成一通道区域于该主体内于该第一区域与该第 二区域之间,并且该通道区域与该电荷储存区域相 邻且相绝缘; 形成一第二绝缘层于该电荷储存区域之邻近区域; 形成一第一导电区域,其中该第一导电区域具有至 少一部分区域与该电荷储存区域相邻且相绝缘; 形成一具有过滤功能之过滤器于该第一导电区域 之邻近区域; 形成一第二导电区域,其中该第二导电区域系与该 第一导电区域之至少一部分区域相邻且利用该过 滤器相绝缘。 30.如申请专利范围第29项所述之形成一记忆单元 之方法,其中 该第一导电区域与该第二导电区域相重叠于一重 叠区域;以及 该电荷储存区域之至少一部分区域系设置于该重 叠区域之邻近区域。 31.如申请专利范围第29项所述之形成一记忆单元 之方法,其中该过滤器系包括多层介电质并更提供 : 一电压分割功能,用以降低该等介电质内之压降。 32.如申请专利范围第29项所述之形成一记忆单元 之方法,其中该过滤功能系一种带通过滤功能。 33.如申请专利范围第29项所述之形成一记忆单元 之方法,其中该过滤功能系一种质量过滤功能。 34.如申请专利范围第29项所述之形成一记忆单元 之方法,其中该过滤功能系一种电荷过滤功能。 35.如申请专利范围第29项所述之形成一记忆单元 之方法,其中该过滤器系包括: 一第一介电质,其设置于该导体之邻近区域;以及 一第二介电质,其设置于该第一介电质之邻近区域 ,其中该第二介电质之能带间隙系较该第一介电质 之能带间隙为窄。 36.如申请专利范围第29项所述之形成一记忆单元 之方法,其中该电荷储存区域系包括复数个相分离 之奈米颗粒。 37.如申请专利范围第29项所述之形成一记忆单元 之方法,其中该电荷储存区域系包括一具有复数个 捕捉中心之捕捉介电质。 38.一种形成一记忆单元阵列之方法,包括以下步骤 : 形成一具第一导电型之主体于一半导体基板内; 形成一第一绝缘层于该半导体基板上; 形成彼此分离且以一第一方向沿伸之位元线,其中 每一该位元线系形成于该主体之至少一部分区域 内; 形成复数个电荷储存区域于该第一绝缘层上并安 排于一阵列中,其中该阵列系由沿该第一方向延伸 之行以及沿一垂直于该第一方向之第二方向延伸 之列构成; 形成复数个具第二导电型之第一区域于该主体内; 形成复数个具第二导电型之第二区域于该主体内; 形成复数个通道区域于该主体内,其中每一该通道 区域系延伸于该复数个第一区域当中之一与该复 数个第二区域当中之一之间,并且每一该通道区域 大体上与该复数个电荷储存区域当中之一相邻且 相绝缘; 形成复数个第一导电区域,其中每一该第一导电区 域具有至少一部分区域与该复数个电荷储存区域 当中之一相邻且相绝缘; 形成复数个具有一过滤功能之过滤器,其中每一该 过滤器具有至少一部分区域与该复数个第一导电 区域当中之一相邻; 形成复数个第二导电区域,其中每一该第二导电区 域系与该复数个第一导电区域当中之一之至少一 部分区域相邻且利用该复数个过滤器当中之一相 绝缘。 39.如申请专利范围第38项所述之形成一记忆单元 阵列之方法,更包括形成复数个相平行并相分离且 由导电材料构成之字元线之步骤,其中每一该字元 线系沿一大体上垂直于该第一方向之第二方向延 伸横越该位元线,并且每一该字元线系与该等记忆 单元当中一些之第一导电区域电性相接。 40.如申请专利范围第38项所述之形成一记忆单元 阵列之方法,更包括形成复数个相平行并相分离且 由导电材料构成之穿隧线之步骤,其中每一该穿隧 线系沿该第一方向延伸并与该等记忆单元当中一 些之第二导电区域电性相接。 41.如申请专利范围第38项所述之形成一记忆单元 阵列之方法,其中每一该第一导电区域与每一该第 二导电区域系彼此重叠于一重叠区域,其中每一该 电荷储存区域系设置于该等重叠区域当中之一的 邻近区域。 42.如申请专利范围第38项所述之形成一记忆单元 阵列之方法,其中每一该位元线系与该等记忆单元 当中一些之第二区域电性相接。 43.如申请专利范围第38项所述之形成一记忆单元 阵列之方法,其中每一该位元线系与该等记忆单元 当中一些之第二区域电性相接于一行上,以及与该 等记忆单元当中一些之第一区域电性相接于一相 邻行上。 图式简单说明: 第1图显示一导体-绝缘体系统之能带图。图中显 示该绝缘体能带于影像力效应与无影像力效应下 导电带之部分; 第2图显示一能带图,说明常温电子穿隧过第1图之 导体-绝缘体系统之电位能障; 第3A图显示一能带图,说明热电子穿隧过第1图之导 体-绝缘体系统之电位能障; 第3B图显示电位能障之能障高度与能障顶峰位置 与绝缘体之外加介电质电场间的函数关系; 第3C图显示电位能障之能障高度与具不同介电常 数之介电质内介电质电场间的函数关系; 第4图显示一能带图,说明具宽能谱之热电子于传 输过第1图之导体-绝缘体系统之能带的电位能障; 第5图显示一能带图,说明具窄能谱之热电子于传 输过第1图之导体-绝缘体系统之能带的电位能障; 第6图显示一能带图,说明具窄能谱之热电洞于传 输过第1图之导体-绝缘体系统之价电带的电位能 障; 第7图显示本发明之导体-过滤器系统的能带图; 第8图以外加电压Va为绘示参数下,显示临限能量相 对于费米能阶之能级; 第9图显示本发明一电荷注入系统之能带图实施例 ,说明弹道电子注入机制所使用之过滤效应与影像 力能障降低效应; 第10图显示本发明另一电荷注入系统之能带图实 施例,说明弹道电子注入机制所使用之过滤效应与 影像力能障降低效应; 第11图显示本发明之一能带图,说明弹道电子注入 机制所使用之能障高度工程学; 第12A图显示本发明之能障高度工程学对于弹道电 子注入之效应,其中可藉由TG与BG间电压来使阻挡 往前传输电子的能障高度以及阻挡往后传输电洞 之能障高度以不同程度改变; 第12B图显示本发明电压分割功能之效应; 第13图显示显示本发明另一能带图实施例,说明弹 道轻电洞注入机制所使用之过滤效应与影像力能 障降低效应; 第14图显示本发明能障高度工程学对于弹道电洞 注入之效应,其中可以藉由TG与BG间电压来使阻挡 往前传输电洞的能障高度以及阻挡往后传输电子 之能障高度以不同程度改变; 第15图显示LH与HH之正规化穿隧机率与TD跨压之倒 数间的函数关系; 第16图系本发明另一电荷注入系统之能带结构实 施例; 第17A图系一无应变矽内能量E与冲量k间色散关系 之示意图; 第17B图系一于张应力下之矽内能量E与冲量k间色 散关系之示意图; 第17C图系一于压缩应力下之矽内能量E与冲量k间 色散关系之示意图; 第18图系说明压缩应变矽内正规化平均自由路径 与应力之间的关系图; 第19图系以应力轴为绘示参数,说明压缩应变矽内 效率提升率与应力之间的关系图; 第20图系以无应变矽之平均自由路径为绘示参数, 说明压缩应变矽内效率提升率与应力之间的关系 图; 第21A图显示注入效率与BG厚度之关系图; 第21B图显示于压电电子注入效率为1%时,BG之片电 阻与平均自由路径之关系图; 第22图显示本发明一单元结构之实施例的剖面图; 第23图显示本发明另一单元结构之实施例的剖面 图; 第24图显示本发明另一单元结构之实施例的剖面 图; 第25图显示本发明记忆单元阵列结构之示意图; 第26A图显示本发明内制造记忆单元之第一步骤所 使用之一半导体基板的俯视图; 第26B图系显示沿第26A图内单元结构沿直线CC'的剖 面图; 第27至32图系依照本发明一阵列与记忆单元随后形 成步骤之顺序,显示阵列与记忆单元结构剖面图; 第27A至32A图系依照本发明一阵列与记忆单元随后 形成步骤之顺序,显示阵列与记忆单元结构沿第27 至32图之直线A-A'剖面图; 第27B至32B图系依照本发明一阵列与记忆单元随后 形成步骤之顺序,显示阵列与记忆单元结构沿第27 至32图之直线B-B'剖面图; 第27C至32C图系依照本发明一阵列与记忆单元随后 形成步骤之顺序,显示阵列与记忆单元结构沿第27 至32图之直线C-C'剖面图; 第27D至32D图系依照本发明一阵列与记忆单元随后 形成步骤之顺序,显示阵列与记忆单元结构沿第27 至32图之直线D-D'剖面图。 |
