| 摘要 |
Dans un appareil de traitement de données, la mémoire des commandes (BS) et la mémoire des données (DS) sont connectées par leur propre système de bus comprenant un bus compteur de commandes (BZB), un bus de codes de commandes (BCB), un bus externe d'adresses (AB) et un bus externe de données (DB) avec un microprocesseur (CPU) susceptible d'être raccordé à ces quatre bus. Le microprocesseur contient lui aussi deux systèmes internes de bus, dont un premier bus interne d'adresses (AB1), un premier bus interne de données (DB1), un deuxième bus interne d'adresses (AB2) et un deuxième bus interne de données (DB2). Le premier système interne de bus est directement connecté à une commande séquentielle (AS) du microprocesseur (CPU) et le deuxième système interne de bus est directement connecté à une unité d'exécution (AE) du microprocesseur (CPU). Le microprocesseur (CPU) peut ainsi accéder de manière indépendante dans le temps tant à la mémoire de commandes (BS) qu'à la mémoire de données (DS) et mettre simultanément des données et des commandes en mémoire. |
