| 摘要 |
<P>LA PRESENTE INVENTION CONCERNE UN CIRCUIT DE LECTURE POUR CIRCUIT INTEGRE DU TYPE CIRCUIT LOGIQUE COMPORTANT UNE MEMOIRE CONSTITUEE PAR UNE MATRICE DE CELLULES-MEMOIRE DONT LA LECTURE EST REALISEE PAR DETECTION D'UNE VARIATION DE COURANT OU DE TENSION, LES CELLULES-MEMOIRE ETANT ADRESSABLES CHACUNE PAR DES LIGNES ET DES COLONNES SELECTIONNEES PAR DES DECODEURS DE LIGNE ET DECOLONNE, LE CIRCUIT DE LECTURE 11 ETANT RELIE AUX CELLULES-MEMOIRE PAR UNE LIGNE APPELEE LIGNE DE BIT 7 ET COMPRENANT UN CIRCUIT DE PRECHARGE 12 DE LA LIGNE DE BIT ET UN CIRCUIT DE DETECTION 21 DETECTANT LA CONDUCTION OU LA NON-CONDUCTION DE LA CELLULE-MEMOIRE ADRESSEE.</P><P>IL COMPORTE EN PARALLELE UN DEUXIEME CIRCUIT DE DETECTION IDENTIQUE 21, LES DEUX CIRCUITS DE DETECTION ETANT CONNECTES A UN NOEUD COMMUN N DE LA LIGNE DE BIT PAR DES MOYENS 20, 16, 16, 40, 40 PERMETTANT DE REALISER SIMULTANEMENT A CHAQUE LECTURE LA DETECTION D'UN " I " OU D'UN " O " QUEL QUE SOIT L'ETAT DE LA CELLULE-MEMOIRE ADRESSEE ET D'OBTENIR EN SORTIE D'AU MOINS UN CIRCUIT DE DETECTION LA DONNEE LUE.</P><P>L'INVENTION S'APPLIQUE NOTAMMENT AUX EPROM.</P>
|
