| 摘要 |
<P>CONFORMEMENT A L'INVENTION, ON DEDOUBLE LES MODULES 16, 18; 26, 28 DU SYSTEME AVEC UN MODULE ASSUMANT LE ROLE D'UN MAITRE ET L'AUTRE MODULE ASSUMANT LE ROLE D'UN VERIFICATEUR, DE SORTE QUE L'ENSEMBLE DE CES DEUX MODULES CONSTITUE UN MODULE LOGIQUE UNIQUE. LES DEUX MODULES FONCTIONNENT EN INTERDEPENDANCE, ET A CHAQUE ETAPE LE VERIFICATEUR S'ASSURE QU'IL A CALCULE LES MEMES RESULTATS QUE LE MAITRE. LORSQU'UNE ERREUR SURVIENT A LA SUITE D'UNE COMPARAISON NON CONCORDANTE DES RESULTATS PRODUITS PAR LES DEUX MODULES, UN BIT D'ERREUR PERMANENTE EST POSITIONNE ET LE MODULE MAITRE EST SELECTIONNE COMME ETANT LE COMPOSANT ACTIF. LORS D'UNE SEQUENCE D'INITIALISATION ULTERIEURE, LES MODULES INVERSENT L'ETAT ACTIF DE SORTE QUE LE VERIFICATEUR DEVIENT LE MODULE ACTIF A LA SECONDE, LA QUATRIEME, ETC., INITIALISATION, ET LE MAITRE DEVIENT LE MODULE ACTIF A LA TROISIEME, LA CINQUIEME, ETC., INITIALISATION. LE COMPOSANT QUI CONSTITUE LE VERIFICATEUR POSSEDE UN BIT DE PASSIVITE POSITIONNE, QUI L'EMPECHE DE PILOTER LE BUS DU SYSTEME OU LES LIGNES DE COMPTE RENDU D'ERREUR.</P>
|
