| 主权项 |
1.一种系统晶片时脉绕线系统，其包含：一输入单元，其读取一系统晶片之复数个时脉输入端点数量资料；一分割处理单元，其接收该些时脉输入端点数量资料，并将该些时脉输入端点分割为至少一时脉输入端点群组，并产生至少一时脉输入端点群组资料；一第一判断单元，其接收该时脉输入端点群组资料，并判断每一时脉输入端点群组中之时脉输入端点数量是否小于或等于一第一门槛值，如否则将该时脉输入端点群组资料传送回该分割处理单元，如是则该时脉输入端点群组资料传送至一计算单元，其中该计算单元接收该时脉输入端点群组资料后，计算该些时脉输入端点的关联度，并产生一关联度资料；一配对处理单元，其接收该关联度资料，以产生一配对资料；一合并点记算单元，其接收该配对资料，以产生复数个合并点资料；一第一连线处理单元，其接收该些合并点资料，以产生各时脉输入端点群组中之时脉输入端点数量资料；一第二判断单元，其接收该些时脉输入端数量资料，并判断每一时脉输入端点群组中之时脉输入端点数量是否大于或等于一第二门槛值，如是则将该时脉输入端点群组资料传送回该分割处理单元；如否则根据该些合并点资料将时脉绕线连线成一输入点。2.如申请专利范围第1项所述之系统晶片时脉绕线系统，其中该第一门槛值系为四。3.如申请专利范围第1项所述之系统晶片时脉绕线系统，其中该第二门槛值系为四。4.如申请专利范围第1项所述之系统晶片时脉绕线系统，其中该关联度系为一灰关联度。图式简单说明：图一为本创作一较佳具体实施例之系统方块图。图二为本创作将系统晶片之上矽智财的时脉输入端点反覆分割示意图。图三(a)为时脉绕线完成后总线长示意图。图三(b)为另一时脉绕线完成后总线长示意图图四为本创作灰关联度的两两的关联度计算方式示意图。图五为本创作利用4点时脉输入端点建出的15种拓朴树组合示意图。图六(a)为本创作合并线段树示意图。图六(b)为本创作合并线段树示意图。图六(c)为本创作合并线段树示意图。图七为本创作4个时脉输入端点建立完成的合并线段。图八(a)为本创作中继点允许可以放置的位置示意图。图八(b)为本创作由上往下中继点位置的完成图。图九为本创作之分割小区域的中继点示意图。图十为本创作之第二回合并的中继点示意图。图十一(a)为本创作重覆时脉输入端点及合并线段配对示意图。图十一(b)为本创作重覆时脉输入端点及合并线段配对示意图。 |
