发明名称 RESET AND SYNCHRONIZATION INTERFACE CIRCUIT
摘要 Un circuit d'interface (10) de remise à l'état initial et de synchronisation, destiné à être utilisé dans un dispositif de commande (7) de la puissance électrique fournie à un abonné, comprend une partie de circuit de remise à l'état initial (12) et une partie de circuit de synchronisation (14). La partie de circuit de remise à l'état initial se compose d'un premier comparateur (16), d'un deuxième comparateur (18) et d'un réseau de sortie (20) produisant un signal de remise à l'état initial. Le premier comparateur compare un signal d'entrée avec la tension de référence pour produire un premier signal de sortie et un deuxième signal de sortie. Le deuxième comparateur compare le premier signal de sortie provenant du premier comparateur avec la tension de référence pour produire un troisième signal de sortie. Le réseau de sortie invertit et décale le niveau du troisième signal de sortie pour produire le signal de remise à l'état initial. La partie de circuit de synchronisation se compose d'un troisième comparateur (22) et d'une porte logique ET (24) produisant un signal de synchronisation modifié. Le troisième comparateur invertit un signal d'horloge de synchronisation pour produire un signal complémentaire de synchronisation. La porte logique ET combine logiquement le deuxième signal de sortie provenant du premier comparateur avec le signal complémentaire de synchronisation pour produire le signal de synchronisation modifié.
申请公布号 WO8801109(A1) 申请公布日期 1988.02.11
申请号 WO1987US01925 申请日期 1987.08.05
申请人 ADVANCED MICRO DEVICES, INC. 发明人 JOHANSSON, JAN;CHEN, SHALLOP, J.
分类号 H04M11/00;G06F1/12;G06F1/24;H04L29/10;H04M19/08;(IPC1-7):H02H3/24;H02H3/48;H03K5/24 主分类号 H04M11/00
代理机构 代理人
主权项
地址