半导体集成电路的图形设计方法和器件

摘要

通过部分重叠两个相邻单元，使它们具有与导线连接以提供功率的共用端区，而增加根据标准单元法设计的LSI的封装密度。为此，沿单元行方向的侧面端区图形，其形状，尺寸和在每个单元中的位置都被标准化，并存贮在一个CAD系统的单元库里。同时还存贮进一个新增加的符号，以便在用显示屏幕进行芯片设计的过程中，用这个符号来指示重叠的区域。

主权项

1.一种在标准单元法的基础之上采用不同类型的标准单元制造半导体集成电路器件的方法，其特征在于包括以下步骤：a)在每一标准单元的一侧提供一对具有预定大小和位置的区域用于分别接受正和负电压；b)采用预先存储的单元图形信息按照所希望的配置实际布置标准单元进行器件的电路设计；c)逐行检查上述标准单元，在同一行内找出具有相邻正、负电压区域的标准单元对，按照步骤d)重叠上述区域，待各行均处理完毕后进行步骤e)d)将上述标准单元对中距该行一端较远的一个单元移向该端，这样使该单元对共享同一对区域，再移动位于该单元和该行另一端之间的其它单元以填补以上移动该单元而空出的空间；和e)利用由以上过程确定的单元位置在半导体器件芯片上产生所需形成的电路的真实图形。