发明名称 Partial summand conversion circuit for adder circuits in decimal 1-out-of-10 code
摘要 The partial summand conversion circuit according to the subject of the invention processes the values 1 and 5, and has five outputs with the values 1, 2, 2, 4 and 10. <IMAGE>
申请公布号 DE3618592(A1) 申请公布日期 1987.12.10
申请号 DE19863618592 申请日期 1986.06.03
申请人 MERKLE,PAUL 发明人 MERKLE,PAUL
分类号 G06F7/491;G06F7/50;(IPC1-7):G06F7/50 主分类号 G06F7/491
代理机构 代理人
主权项
地址