| 摘要 |
Pour vérifier l'interférence des plaquettes de coupe, la simulation d'interpolation est réalisée par des simulateurs d'interpolation (103, 104), chaque bloc étant traité successivement sur la base d'un premier et d'un deuxième programme NC (101, 102). En cas d'interférence entre les plaquettes de coupe, la simulation d'interpolation est arrêtée, et les deux plaquettes de coupe sont ramenées en arrière jusqu'au bloc ayant donné lieu à cette interférence. Lors de l'arrêt de la simulation d'interpolation par un des programmes NC, la simulation d'interpolation par l'autre programme NC est réalisée pour amener l'autre plaque de coupe seule le long d'une trajectoire dans le bloc donnant lieu à l'interférence. Lorsqu'aucune interférence ne se produit lorsque l'autre plaquette de coupe est déplacée seule, les numéros séquentiels N et M du premier et du deuxième programme NC dans le bloc provoquant l'interférence sont stockés dans une zone de mémoire (301a), et ensuite l'interférence est vérifiée de la même façon. Après vérification, une commande d'attente est introduite devant le bloc de nombre séquentiel M du programme NC dans lequel la simulation d'interpolation a été arrêtée, et une commande d'attente est introduite après le bloc de nombre séquentiel N du programme NC qui a réalisé la simulation d'interrogation, afin de corriger le premier et le deuxième programme NC, (101 et 201). |
