| 摘要 |
Synthétiseur de fréquence à régulation précise, capable de régler avec précision la fréquence d'un signal de sortie pour maintenir une différence de fréquence désirée entre un signal d'entrée et un signal de sortie, sans tenir compte de la stabilité de la fréquence d'un signal d'entrée. Le synthétiseur comporte les éléments de base d'un circuit du type à boucle d'asservissement de phase (PLL). La partie de circuit PLL détecte la différence de fréquence effective, une valeur A, entre les signaux d'entrée et de sortie. Une source de référence fournit une différence de fréquence désirée, une valeur D, représentant la différence de fréquence entre une fréquence d'entrée stable et une fréquence de sortie désirée. La différence entre les valeurs de différence de fréquence A et D sert d'étalon pour le réglage de la fréquence du signal de sortie. Ce réglage représente l'importance de la compensation nécessaire pour maintenir une relation de fréquence spécifiée entre les signaux d'entrée et de sortie. |
