摘要 |
Un appareil de bus (20) est destiné à l'interconnexion d'une pluralité de noeuds (25-28). Les noeuds peuvent comprendre des processeurs (21, 22), des sous-systèmes d'entrée/sortie (23, 24) ou autre. Chaque noeud maintient un nombre prioritaire unique; les nombres de priorité sont déterminés indépendamment par chaque noeud. Une mise à jour séparée des nombres de priorité a lieu pour des paquets d'accusé de réception en comparaison des transmissions de données. Ceci permet d'assurer un accusé de réception rapide et efficace des transmissions et ne pénalise pas injustement un noeud de réception populaire. Deux circuits d'interface différents sont décrits, l'un deux étant particulièrement approprié pour être utilisé avec un sous-système d'entrée/sortie, et l'autre pour un processeur. |
申请人 |
RATIONAL;WILSON, JAMES, A., JR.;BERNSTEIN, DAVID, H. |
发明人 |
WILSON, JAMES, A., JR.;BERNSTEIN, DAVID, H. |