SHIFT REGISTER

摘要

Un registre a décalage (60) peut modifier une longueur effective d'un bit sans introduire aucun changement dans la structure interne du registre à décalage (60). A cet effet, un générateur de signaux d'horloge de transfert (71) est prévu pour envoyer un signal d'horloge de transfert au registre à décalage (60) ce qui a pour conséquence de modifier les données d'horloge obtenues de l'horloge de transfert et l'état d'entrée du registre à décalage. Ce registre à décalage peut être appliqué à une mémoire d'une structure SPS ou autre.