发明名称 HIGH-SPEED ARITHMETIC COMPRESSION CODING USING CONCURRENT VALUE UPDATING.
摘要 Procede et dispositif permettant de produire de maniere recurrente une suite de chiffres binaires condenses arithmetiquement sensibles a la chaine binaire produite par des sources conditionnelles. La capacite de traitement est accrue en reduisant le nombre d'operations requises pour coder chaque symbole binaire de maniere qu'un seul decalage de k bits est necessaire a la reception de chaque symbole le moins probable ou d'un 'temps d'addition', suivi par une decision et uniquement un decalage d'un bit en reponse a chaque codage de symbole le plus probable. L'augmentation simultanee de la suite condensee et d'une variable interne implique uniquement la fonction d'estimation d'un intervalle de probabilite du symbole le plus probable, et ne repose pas sur l'etat anterieur de codage de l'une ou l'autre des variables (2-k, 49, 63, C, T). Chaque symbole binaire peut etre recupere en soustrayant 2-k des q-bits les plus significatifs de la suite condensee et en verifiant le bit de gauche de la difference.
申请公布号 EP0079333(A1) 申请公布日期 1983.05.25
申请号 EP19810901825 申请日期 1981.03.30
申请人 INTERNATIONAL BUSINESS MACHINES CORPORATION 发明人 LANGDON, GLEN GEORGE, JR.;RISSANEN, JORMA JOHANNES
分类号 H03M7/40 主分类号 H03M7/40
代理机构 代理人
主权项
地址