发明名称 |
PROCEDIMIENTO Y CIRCUITO PARA LA RECEPCION DE SERIES DE BI- TIOS EMITIDOS POR UNA PLURALIDAD DE CONDUCTORES PARALELOS DEDIFERENTE LONGITUD |
摘要 |
<p>PROCEDIMIENTO Y DISPOSITIVO PARA LA RECEPCION DE SERIES DE BITIOS EMITIDOS POR UNA SERIE DE CONDUCTORES PARALELOS DE DIFERENTE LONGITUD. PARA CADA UNO DE LOS CONDUCTORES (L1 A LN) SE DISPONE UN CONMUTADOR DE PUERTA (T1), UN REGISTRADOR DE CORREDERA SRL) Y UN CIRCUITO DE EVALUACION (L1) COMPUESTO DE UNA SERIE DE PUERTAS LOGICAS. LOS CIRCUITOS DE EVALUACION SE CONECTAN A UNA MEMORIA (ZS), ESTA A UN CIRCUITO DISTRIBUIDOR (MUX) Y ESTE A UNA MEMORIA RECEPTORA (ES). EL CONJUNTO SE CONTROLA CON UN CIRCUITO DE CONTROL (ST) Y UNO DE PUERTA (GS).</p> |
申请公布号 |
ES8206940(A1) |
申请公布日期 |
1982.11.16 |
申请号 |
ES19980005057 |
申请日期 |
1981.09.25 |
申请人 |
SIEMENS AKTIENGESELLSCHAFT |
发明人 |
|
分类号 |
H04L1/20;H04L25/06;(IPC1-7):04L25/00 |
主分类号 |
H04L1/20 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|