| 摘要 |
Une unite arithmetique et logique statique a CMOS est capable de selectionner un operande a partir d'une pluralite d'entrees (DBn, (Alpha)DBn, (Alpha)DBn+1, (Alpha)DBn-1) et peut executer plusieurs operations arithmetiques et logiques en plus des operations de decalage vers la gauche et vers la droite. L'unite arithmetique et logique utilise des portes OR exclusif (43-46, 53-54) possedant un nombre minimal de transistors. En outre, on utilise davantage de transistors a canal N que de transistors a canal P ce qui permet d'obtenir une taille reduite et une vitesse de fonctionnement accrue. L'unite arithmetique et logique possede en outre une cellule de memoire a acces selectif (61, 62) servant de stockage temporaire et pouvant commander le bus de donnees de l'unite arithmetique et logique (14, 15). |
