发明名称 |
Binary MOS carry look ahead parallel adder. |
摘要 |
<p>Bei diesem werden anstatt üblicher Antivalenzglieder spezielle Äquivalenzglieder aus nur drei Transistoren (LT, T1, T2) verwendet, so daß sich eine erhebliche Platz- und Verlustleistungseinsparung auf dem Halbleiterkörper der integrierten Schaltung ergibt. Ferner werden anstatt der nichtinvertierten die invertierten Stellensignale (A0, B0...) zur Bildung der E- und D-Signale verwendet, die mittels einem jeweils pro Binärwertigkeit einmal vorhandenen Komplexgatter zum invertierten Übertragsignal dieser Wertigkeit verknüpft werden. Dieses Komplexgatter besteht aus so vielen UND-Verknüpfungen, wie die Nummer der Stufe angibt, und einer die Ausgänge dieser UND-Verknüpfungen sowie das D-Signal dieser Stufe verknüpfenden NOR-Verknüpfung. Das invertierte Übertragsignal einer Stufe und das invertierte Zwischensummensignal der nächsthöheren Stufe werden mit einem Äquivalenzgatter der erwähnten speziellen Schaltungsart zum nichtinvertierten Summensignal dieser Stufe verknüpft.</p> |
申请公布号 |
EP0052157(A1) |
申请公布日期 |
1982.05.26 |
申请号 |
EP19800107091 |
申请日期 |
1980.11.15 |
申请人 |
DEUTSCHE ITT INDUSTRIES GMBH;ITT INDUSTRIES, INC. |
发明人 |
MLYNEK, DANIEL J., DR., ING. |
分类号 |
G06F7/50;G06F7/508;(IPC1-7):06F7/50 |
主分类号 |
G06F7/50 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|