Methods and apparatuses for verifying the integrity of a memory address subjected to incrementation.

摘要

Un trajet d'acheminement d'adresses qui transfère des adresses en provenance d'une pluralité de sources comprend un circuit incrémentiel. L'adresse comprend une pluralité de bits d'adressage et de bits intégrité. Les bits d'adressage sont appliqués au circuit incrémentiel alors que les bits d'intégrité sont appliqués en parallèle à un dispositif logique programmable (PLD). Pendant que l'adresse est transférée ou incrémentée, selon les besoins, le PLD génère indépendamment une pluralité de bits transformateurs définissant une caractéristique du nombre de bits d'adressage dont il est prévu que l'état va changer. Les bits tranformateurs sont ensuite utilisés pour transformer les bits d'intégrité d'adresse afin de les transférer avec l'adresse incrémentée. L'adresse incrémentée, les bits transformateurs et les bits d'intégrité sont logiquement combinés pour vérifier si l'adresse a été correctement transférée et/ou incrémentée.