基于AVS并行流水IDCT快速变换的方法和装置

摘要

本发明是一种基于AVS并行流水IDCT快速变换的方法和装置。其包括控制模块，一维输入寄存模块，一维蝶形运算模块，一维输出模块，转置及乒乓RAM模块，二维输入模块，二维蝶形运算模块，二维输出模块。本发明采用并行流水蝶形运算的设计思想，可以时时的快速运算IDCT。乘法运算采用移位相加的方法，无乘法器，适合大图像快速AVS视频解码在FPGA上应用。

主权项

1.一种基于AVS并行流水IDCT快速变换的方法，其特征在于包括以下步骤：控制模块输出控制各个运算单元流水的控制信号；一维输入寄存模块串并转换一个时钟接收一个残差数据，8个时钟后把寄存器中的数据并行输出；一维蝶形运算模块使寄存器的并行输出数据通过8级运算做一次蝶形运算，8个时钟输出其运算结果；一维输出模块并串转换蝶形运算的结果为8路并行同时输入，一个时钟输出一个运算结果；转置及乒乓RAM模块根据乒乓操作，存储相应RAM，每份RAM为一个块的信息大小，每个时钟存储一个偏移8个地址的数据；二维输入模块串并转换一个时钟读取一个残差数据，8个时钟后把串行输入的一行图像数据并行输出；二维蝶形运算模块使寄存器的并行输出数据通过8级运算做一次蝶形运算，8个时钟输出其运算结果；二维输出模块并串转换蝶形运算的结果为8路并行同时输入，一个时钟输出一个运算结果。