发明名称 ADDITIONNEUR A MEMOIRE MORTE PROGRAMMABLE
摘要 <P>a. Additionneur binaire. </P><P>b. Additionneur caractérisé par un des circuits logiques à plusieurs mémoires, PROM, ces circuits étant répartis en niveaux et les opérations d'addition se faisant dans chaque niveau suivant une organisation déterminée pour qu'aucune addition n'entraîne de report c. L'invention concerne le traitement des données.</P>
申请公布号 FR2445984(A1) 申请公布日期 1980.08.01
申请号 FR19790030879 申请日期 1979.12.17
申请人 BURROUGHS CORP 发明人
分类号 G06F7/505;G06F7/494;G06F7/508;H03M7/12;(IPC1-7):G06F7/50;G11C9/00 主分类号 G06F7/505
代理机构 代理人
主权项
地址