| 摘要 |
<P>L'invention concerne un système terminal à dispositif d'accès direct à une mémoire DMA par priorité tournante. </P><P>Ce système est caractérisé en ce qu'il comprend un bus de système 16, 18, 20 transmettant des signaux de commande synchronisés, définissant des cycles de processur central CPU et un ensemble de cycles de DMA, un sous-système de mémoire 10 connecté au bus, pendant les cycles de CPU et de DMA, un ensemble de sous-systèmes périphériques 4 reliés au bus et au sous-système de mémoire, de manière à échanger des données, le sous-système périphérique étant connecté au sous-système de mémoire pendant un cycle de DMA préaffecté, et étant déconnecté du sous-système de mémoire pendant le cycle qui suit le cycle de DMA préaffecté. </P><P>Application à l'échange d'informations entre une unité centrale et une mémoire, dans un système de traitement de l'information.</P>
|
