| 摘要 |
Un systeme de traitement des donnees (10) LSI (integration a grande echelle) comprend une pluralite de circuits identiques de detection et de correction d'erreurs (EDC) (30a-f) fonctionnant soit dans un mode a code de correction d'erreurs (ECC) en produisant des bits de parite ECC, soit dans un mode de parite byte en produisant ou verifiant les bits des bytes de parite. Dans un mode de fonctionnement ECC, le circuit EDC (30a) produit des bits de controle ECC stockes en association avec un mot le donnees dans une memoire (14). Lorsqu'un mot de donnees est extrait de la memoire (14), les bits de controle extraits sont compares aux bits de controle produits par le circuit EDC (30a) dans un circuit de commande d'erreurs (36) pour donner des bits syndrome. Pour une erreur, les bits syndrome envoient un signal de validation au circuit contenant l'erreur, circuit faisant partie d'une pluralite de circuits d'interface de memoire (13a-d), tous les circuits d'interface (13a-d) etant pourvus de bits syndrome identiques identifiant une position byte dans le circuit d'interface. Les circuits EDC (30) peuvent etre utilises individuellement avec un bus de donnees de 32 bits ou peuvent etre combines pour etre utilises avec un bus de donnees de 64 bits. |
