发明名称 STRUCTURE METHOD OF PLA
摘要 PURPOSE:To decrease the occupied area of programmable logic array PLA by adding a circuit, which inhibits the output of the AND circuit by the output of other AND xircuit, to the output part of the AND circuit groups.
申请公布号 JPS53148935(A) 申请公布日期 1978.12.26
申请号 JP19770063329 申请日期 1977.06.01
申请人 HITACHI LTD 发明人 KIHARA TOSHIMASA;MATSUBARA KIYOSHI
分类号 H03K19/177 主分类号 H03K19/177
代理机构 代理人
主权项
地址