| 摘要 |
시스템들 및 방법들이 메모리 I/O 전력을 감소시키기 위해 개시된다. 하나의 실시형태는 시스템 온 칩 (SoC), DRAM 메모리 디바이스, 및 데이터 마스킹 전력 감소 모듈을 포함하는 시스템이다. SoC 는 메모리 제어기를 포함한다. DRAM 메모리 디바이스는 복수의 DQ 핀들을 통해 메모리 제어기에 커플링된다. 데이터 마스킹 전력 감소 모듈은 데이터 마스킹 동작 동안 DQ 핀들을 전력 절약 상태로 드라이빙하도록 구성된 로직을 포함한다. |
