| 摘要 |
<P>Système de test pour unités électroniques permettant la vérification et l'identification de défauts. </P><P>Système comprenant une mémoire programmable extérieure au système et emmagasinant un programme de test visant une unité particulière à tester, une mémoire de supervision intérieure au système et emmagasinant un programme de test superviseur, une unité de traitement centrale connectée aux mémoires, un moyen connecté à l'unité de traitement centrale et aux mémoires et commandé par l'unité de traitement centrale pour appliquer le programme exécuté à l'unité à tester, et un indicateur connecté aux mémoires, à l'unité de traitement centrale et audit moyen d'application du programme exécuté à l'unité à tester et actionné par tous ces éléments pour indiquer les instructions de mise en oeuvre de test et l'état de test de l'unité examinée </P><P>Système applicable, notamment, à la vérification de cartes de circuits numériques.</P>
|
