对称及自对准的非易失性存储器结构

摘要

一半导体基板上的存储器结构必要的包含一第一导线、两导电块、两第一介电间隔区、一第一介电层，和一第二导线。该第一导线，如一多晶硅线，是形成于该半导体基板上；且该两由多晶硅组成的导电块是，如形成于该第一导线的两侧，并由两第一介电间隔区与该第一导线绝缘。该第一介电层，如一个氧化物/氮化物/氧化物(ONO)层，是形成与两导线块上和第一导线上；且第二导线是形成于第一介电层上，并大致垂直于该两掺杂区。相应的，导电块、第一介电层及第二导线堆形成一浮栅结构，其可用于存储电荷。该第一导线和导电块分别用作一选择栅和浮栅，然，掺杂区和第二导线分别用作位线和一字线。

主权项

1.一种存储器结构，其特征在于包含：一第一导线，用作一选择栅，并形成于一半导体基板上；两导电块，用作两浮栅，形成于该第一导线两侧，并由该两导电块和该第一导线间的两第一介电间隔区与第一导线绝缘；一第一介电层，形成于该两导电块和该第一导线之上；一第二导线，用作一字线，并形成于第一介电层和两导电块之上，并垂直于两掺杂区，该两掺杂区用作位线，形成于该半导体基板中；其中该第一导线和两导电块形成于该两掺杂区之间，上述第二导线控制该两导电块的运作，上述两导电块各自对应于紧邻的上述两掺杂区之一，读上述两导电块的其中之一的编程状态包含：设置第一正电压至上述第一导线，设置第二正电压至上述第二导线，且设置一偏压至紧邻上述两导电块的另一个的掺杂区，从而耗尽该上述两导电块的另一个的掺杂区，以忽略该两导电块的另一个正在编程的效果。