发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明提供一种半导体器件,其中N型MIS晶体管的栅电极具备接连栅绝缘膜(111),费米能级位于半导体衬底带隙大致靠导带侧的铪氮化物膜(112)和铪氮化物膜(112)上形成的铝(115);P型MIS晶体管的栅电极具备接连栅绝缘膜(111),费米能级位于半导体衬底带隙大致靠价电子带侧的石墨化有机涂布膜(117)和在石墨化有机涂布膜(117)上形成的铝(115),并且不在铝(115)的侧面形成石墨化有机涂布膜(117)。 |
申请公布号 |
CN1190851C |
申请公布日期 |
2005.02.23 |
申请号 |
CN01133032.5 |
申请日期 |
2001.09.14 |
申请人 |
株式会社东芝 |
发明人 |
松尾浩司 |
分类号 |
H01L29/772;H01L27/092;H01L21/28;H01L21/336 |
主分类号 |
H01L29/772 |
代理机构 |
中国国际贸易促进委员会专利商标事务所 |
代理人 |
杜日新 |
主权项 |
1.一种半导体器件,在半导体衬底上的绝缘膜中形成的窗口部分内,介以栅绝缘膜分别形成N型MIS晶体管和P型MIS晶体管的栅电极,其特征是上述N型MIS晶体管的栅电极具备接连上述栅绝缘膜,费米能级位于上述半导体衬底带隙中央靠近导带一侧的第1金属含有膜,和形成于该第1金属含有膜上,电阻比第1金属含有膜低的第2金属含有膜;上述P型MIS晶体管的栅电极具备接连上述栅绝缘膜,费米能级位于上述半导体衬底带隙中央靠近价带一侧的导电性涂布膜,和形成于该导电性涂布膜上,电阻比导电性涂布膜低的第2金属含有膜;以及上述导电性涂布膜只形成于上述窗口部分的底面上,而且不在第2金属含有膜的侧面形成该导电性涂布膜。 |
地址 |
日本神奈川县 |