逻辑处理设备、半导体器件和逻辑电路

摘要

本发明涉及逻辑处理设备、半导体器件和逻辑电路，其在实际操作电路的操作模式中减小了泄漏电流。例如在电源电压恒定地输送给前级触发器(11至13)和后级触发器(21至23)的状态下，在时钟信号(CK)上升时保存在前级触发器(11至13)中的数据在时钟信号(CK)的低电平周期中施加电源电压的逻辑门电路网络(31)中处理，然后经处理的数据保存在后级触发器(21至23)中。在给逻辑门电路网络(31)的功率输送时间设定为最小的情况下，可以减小逻辑门电路网络(31)的泄漏电流。

主权项

1.一种逻辑处理设备，包括具有在封装中密封的芯片的半导体器件作为部件，在该封装上安装了逻辑电路，在该逻辑电路中在前级触发器中保存的数据在逻辑门电路网络中处理，然后经处理的数据保存在后级触发器中，其中该逻辑电路包括：触发器，该触发器在恒定地输送有功率的状态下保存分别与前级和后级上的时钟信号的上升或下降同步的数据和经处理的数据，和逻辑门电路网络，该逻辑门电路网络仅在包括所说的时钟信号的上升或下降的预定时间段中输送有功率的状态下处理保存在前级触发器中的数据并将经处理的数据输出给后级触发器。