抗单粒子翻转和单粒子瞬态的可同步复位D触发器

摘要

本发明公开了抗单粒子翻转和单粒子瞬态的可同步复位D触发器，目的是解决可同步复位D触发器抗单粒子瞬态和抗单粒子翻转能力不高的问题。本发明由时钟电路、复位电路、主锁存器、从锁存器、第一和第二反向器电路、缓冲器电路组成。主锁存器和从锁存器均为冗余加固的锁存器。主锁存器和从锁存器前后串联，并均与时钟电路连接。主锁存器还与缓冲器电路、复位电路相连，从锁存器还与第一、第二反向器电路相连。分离主锁存器和从锁存器中互为冗余的C²MOS电路提高了本发明抗单粒子翻转的能力。缓冲器电路使得在持续时间较长的单粒子瞬态脉冲下不发生错误，且双模冗余通路进一步增加了抗单粒子瞬态的能力。

主权项

抗单粒子翻转和单粒子瞬态的可同步复位D触发器，包括时钟电路、主锁存器、从锁存器、第一反相器电路、第二反相器电路，其特征在于抗单粒子翻转和单粒子瞬态的可同步复位D触发器还包括缓冲器电路、复位电路；主锁存器和从锁存器均为冗余加固的锁存器；主锁存器和从锁存器前后串联，并均与时钟电路连接；主锁存器还与缓冲器电路、复位电路相连，从锁存器还与第一反相器电路、第二反相器电路相连；有三个输入端和两个输出端；三个输入端分别是时钟信号输入端CK、数据信号输入端D和复位输入端RN；输出端是Q和QN；所述时钟电路有一个输入端和四个输出端，输入端为CK，输出端为c1、c2、cn1、cn2；时钟电路由十二个PMOS和十四个NMOS组成；第三十五PMOS管的栅极Pg35连接CK，漏极Pd35连接第三十五NMOS管的漏极Nd35；第三十六PMOS管的栅极Pg36连接第三十五PMOS管的漏极Pd35，漏极Pd36连接第三十六NMOS管的漏极Nd36，源极Ps36连接电源VDD；第三十七PMOS管的栅极Pg37连接第三十六PMOS管的漏极Pd36，漏极Pd37连接第三十七NMOS管的漏极Nd37，源极Ps37连接电源VDD；第三十八PMOS管的栅极Pg38连接第三十七PMOS管的漏极Pd37，漏极Pd38连接第三十八NMOS管的漏极Nd38，源极Ps38连接电源VDD；第三十九PMOS管的栅极Pg39连接CK，漏极Pd39连接第四十PMOS管的源极Ps40，源极Ps39连接VDD；第四十PMOS管的栅极Pg40连接第三十八PMOS管的漏极Pd38，漏极Pd40连接第三十九NMOS管的漏极Nd39，并作为时钟电路的一个输出端cn1，源极Ps40连接Pd39；第四十一PMOS管的栅极Pg41连接CK，漏极Pd41连接第四十二PMOS管的源极Ps42，源极Ps41连接VDD；第四十二PMOS管的栅极Pg42连接第三十八PMOS管的漏极Pd38，漏极Pd42连接第四十一NMOS管的漏极Nd41；第四十三PMOS管的栅极Pg43连接第四十三NMOS管的栅极Ng43和第四十七NMOS管的栅极Ng47并作为时钟电路的一个输出端c1，漏极Pd43连接第四十PMOS管的漏极Pd40，并作为时钟电路的一个输出端cn1，源极Ps43连接VDD；第四十四PMOS管的栅极Pg44连接第四十四NMOS管的栅极Ng44并作为时钟电路的一个输出端c2，漏极Pd44连接第四十四NMOS管的漏极Nd44并作为时钟电路的一个输出端cn2，源极Ps44连接VDD；第四十五PMOS管的栅极Pg45连接输出端cn1，漏极Pd45连接输出端c1，源极Ps45连接VDD；第四十六PMOS管的栅极Pg46连接输出端cn2，漏极Pd46连接输出端c2，源极Ps46连接VDD；第三十五NMOS管的栅极Ng35连接CK，漏极Nd35连接第三十五PMOS管的漏极Pd35；第三十六NMOS管的栅极Ng36连接第三十五NMOS管的漏极Nd35，漏极Nd36连接第三十六PMOS管的漏极Pd36，源极Ns36连接VSS；第三十七NMOS管的栅极Ng37连接第三十六NMOS管的漏极Nd36，漏极Nd37连接第三十七PMOS管的漏极Pd37，源极Ns37连接VSS；第三十八NMOS管的栅极Ng38连接第三十七NMOS管的漏极Nd37，漏极Nd38连接第三十八PMOS管的漏极Pd38，源极Ns38连接VSS；第三十九NMOS管的栅极Ng39连接第三十八NMOS管的漏极Nd38，源极Ns39连接第四十NMOS管的漏极Nd40，漏极连接cn1；第四十NMOS管的栅极Ng40连接CK，漏极Nd40连接第三十九NMOS管的源极Nd39，源极Ns40连接VSS；第四十一NMOS管的栅极Ng41连接第三十八NMOS管的漏极Nd38，源极Ns41连接第四十二NMOS管的漏极Nd42，漏极连接cn2；第四十二NMOS管的栅极Ng42连接CK，漏极Nd42连接第四十一NMOS管的源极Ns41，源极Ns42连接VSS；第四十三NMOS管的栅极Ng43连接输出端c1，漏极Nd43连接输出端cn1，源极Ns43连接第四十七NMOS管的漏极Nd47；第四十四NMOS管的栅极Ng44连接输出端c2，漏极Nd44连接输出端cn2，源极Ns44连接第四十八NMOS管的漏极Nd48；第四十五NMOS管的栅极Ng45连接输出端cn1，漏极Nd45连接输出端c1，源极Ns45连接VSS；第四十六NMOS管的栅极Ng46连接输出端cn2，漏极Nd46连接输出端c2，源极Ns46连接VSS；第四十七NMOS管的漏极Nd47连接第四十三NMOS管的源极Ns43，栅极Ng47连接输出端c1，源极Ns47连接VSS；第四十八NMOS管的漏极Nd48连接第四十四NMOS管的源极Ns44，栅极Ng48连接输出端c2，源极Ns48连接VSS；所述复位电路有一个输入端和两个输出端，输入端为RN，输出端为rn01、rn02；复位电路由十个PMOS和十个NMOS组成；第四十七PMOS管的栅极Pg47连接RN，漏极Pd47连接第四十九NMOS管的漏极Nd49，源极Ps47连接VDD；第四十八PMOS管的栅极Pg48连接第四十七PMOS管的漏极Pd47，漏极Pd48连接第五十NMOS管的漏极Nd50，源极Ps48连接电源VDD；第四十九PMOS管的栅极Pg49连接第四十八PMOS管的漏极Pd48，漏极Pd49连接第五十一NMOS管的漏极Nd51，源极Ps49连接电源VDD；第五十PMOS管的栅极Pg50连接第四十九PMOS管的漏极Pd49，漏极Pd50连接第五十二NMOS管的漏极Nd52，源极Ps50连接电源VDD；第五十一PMOS管的栅极Pg51连接RN，漏极Pd51连接第五十二PMOS管的源极Ps52，源极Ps51连接VDD；第五十二PMOS管的栅极Pg52连接第五十PMOS管的漏极Pd50，漏极Pd52连接第五十三NMOS管的漏极Nd53；第五十三PMOS管的栅极Pg53连接RN，漏极Pd53连接第五十四PMOS管的源极Ps54，源极Ps53连接VDD；第五十四PMOS管的栅极Pg54连接第五十PMOS管的漏极Pd50，漏极Pd54连接第五十五NMOS管的漏极Nd55；第五十五PMOS管的栅极Pg55连接第五十三NMOS管的漏极Nd53，漏极Pd55连接第五十七NMOS管的漏极Nd57并作为复位电路的一个输出端rn01，源极Ps55连接VDD；第五十六PMOS管的栅极Pg56连接第五十四PMOS管的漏极Pd54，漏极Pd56连接第五十八NMOS管漏极Nd58并作为复位电路的一个输出端rn02；第四十九NMOS管的栅极Ng49连接RN，漏极Nd49连接第四十七PMOS管的漏极Pd47，源极Ns49连接VSS；第五十NMOS管的栅极Ng50连接第四十九NMOS管的漏极Nd49，漏极Nd50连接第四十八PMOS管的漏极Pd48，源极Ns50连接VSS；第五十一NMOS管的栅极Ng51连接第五十NMOS管的漏极Nd50，漏极Nd51连接第四十九PMOS管的漏极Pd49，源极Ns51连接VSS；第五十二NMOS管的栅极Ng52连接第五十一NMOS管的漏极Nd51，漏极Nd52连接第五十PMOS管的漏极Pd50，源极Ns52连接VSS；第五十三NMOS管的栅极Ng53连接第五十二NMOS管的漏极Nd52，源极Ns53连接第五十四NMOS管的漏极Nd54，漏极连接第五十二PMOS管的漏极Pd52；第五十四NMOS管的栅极Ng54连接RN，漏极Nd54连接第五十三NMOS管的源极Ns53，源极Ns54连接VSS；第五十五NMOS管的栅极Ng55连接第五十二NMOS管的漏极Nd52，源极Ns55连接第五十六NMOS管的漏极Nd56，漏极连接第五十六PMOS管的栅极Pg56；第五十六NMOS管的栅极Ng56连接RN，漏极Nd56连接第五十五NMOS管的源极Ns55，源极Ns56连接VSS；第五十七NMOS管的栅极Ng57连接第五十五PMOS管的栅极Pg55，漏极Nd57连接第五十五PMOS管的漏极Pd55并连接输出端rn01，源极Ns57连接VSS；第五十八NMOS管的栅极Ng58连接第五十六PMOS管的栅极Pg56，漏极Nd58连接第五十六PMOS管漏极Pd56并连接输出端rn02，源极Ns58连接VSS；；所述缓冲器电路有一个输入端和一个输出端，输入端为D，输出端为D1；缓冲器电路由八个PMOS管和八个NMOS管组成，缓冲器电路中所有PMOS管的衬底连接电源VDD，所有NMOS管的衬底接地VSS；第一PMOS管的栅极Pg1连接输入D并和第一NMOS管的栅极Ng1连接，漏极Pd1连接第一NMOS管的漏极Ng1，源极Ps1连接VDD；第二PMOS管的栅极Pg2连接第一PMOS管的漏极Pd1，漏极Pd2连接第二NMOS管的漏极Nd2，源极Ps2连接VDD；第三PMOS管的栅极Pg3连接第二PMOS管的漏极Pd2，漏极Pd3连接第三NMOS管的漏极Nd3，源极Ps3连接VDD；第四PMOS管的栅极Pg4连接第三PMOS管的漏极Pd3，漏极Pd4连接第四NMOS管的漏极Nd4，源极Ps4连接VDD；第五PMOS管的栅极Pg5连接第四PMOS管的漏极Pd4，漏极Pd5连接第五NMOS管的漏极Nd5，源极Ps5连接VDD；第六PMOS管的栅极Pg6连接第五PMOS管的漏极Pd5，漏极Pd6连接第六NMOS管的漏极Nd6，源极Ps6连接VDD；第七PMOS管的栅极Pg7连接第六PMOS管的漏极Pd6，漏极Pd7连接第七NMOS管的漏极Nd7，源极Ps7连接VDD；第八PMOS管的栅极Pg8连接第七PMOS管的漏极Pd7，漏极Pd8连接第八NMOS管的漏极Nd8并作为缓冲器的输出端D1，源极Ps8连接VDD；第一NMOS管的栅极Ng1连接Pg1，漏极Nd1连接Pd1，源极Ns1连接VSS；第二NMOS管的栅极Ng2连接第一NMOS管的漏极Nd1，漏极Nd2连接Pd2，源极Ns2连接VSS；第三NMOS管的栅极Ng3连接第二NMOS管的漏极Nd2，漏极Nd3连接Pd3，源极Ns3连接VSS；第四NMOS管的栅极Ng4连接第三NMOS管的漏极Nd3，漏极Nd4连接Pd4，源极Ns4连接VSS；第五NMOS管的栅极Ng5连接第四NMOS管的漏极Nd4，漏极Nd5连接Pd5，源极Ns5连接VSS；第六NMOS管的栅极Ng6连接第五NMOS管的漏极Nd5，漏极Nd6连接Pd6，源极Ns6连接VSS；第七NMOS管的栅极Ng7连接第六NMOS管的漏极Nd6，漏极Nd7连接Pd7，源极Ns7连接VSS；第八NMOS管的栅极Ng8连接第七NMOS管的漏极Nd7，漏极Nd8连接Pd8，源极Ns8连接VSS；所述主锁存器有八个输入端和两个输出端，输入端与D，D1，c1，c2，cn1，cn2，rn01，rn02相连；输出端是m1，m1r；主锁存器由十四个PMOS和十四个NMOS组成，主锁存器中所有PMOS管的衬底连接电源VDD，所有NMOS管的衬底接地VSS；第九PMOS的栅极Pg9连接D，漏极连接第十PMOS的源极Ps10，源极Ps9连接VDD；第十PMOS的栅极Pg10连接D1，源极Ps10连接第九PMOS管的漏极Pd9，漏极Pd10连接第十一PMOS管的源极Ps11；第十一PMOS管的栅极Pg11连接c1，源极Ps11连接第十PMOS管的漏极Pd10，漏极Pd11连接第九NMOS漏极Nd9；第十二PMOS的栅极Pg12连接rn01，漏极Pd12连接第十一PMOS的源极Ps11，源极Ps12连接VDD；第十三PMOS的栅极Pg13连接D，源极Ps13连接VDD，漏极Pd13连接第十四PMOS管的源极Ps14；第十四PMOS管的栅极Pg14连接D1，源极Ps14连接第十三PMOS管的漏极Pd13，漏极Pd14连接第十五PMOS源极Ps15；第十五PMOS的栅极Pg15连接c2，漏极Pd15连接第十三NMOS管的漏极Nd13，源极Ps15连接第十四PMOS管的漏极Pd14；第十六PMOS的栅极Pg16连接rn02，漏极Pd16连接第十五PMOS管的源极Ps15，源极Ps16连接VDD；第十七PMOS管栅极Pg17连接第十一PMOS管的漏极Pd11，漏极Pd17连接第十七NMOS管的漏极Pd17并作为一个输出端m1r，源极Ps17连接VDD；第十八PMOS管的栅极Pg18连接第十五PMOS的漏极Pd15，漏极Pd18连接第十八NMOS管的漏极Nd18并作为一个输出端m1，源极Ps18连接VDD；第十九PMOS管的栅极Pg19连接第十八PMOS管的漏极Pd18，同时也连接输出端m1，漏极Pd19连接第二十PMOS管的源极Ps20，源极Ps19连接VDD；第二十PMOS管的栅极Pg20连接cn1，漏极Pd20连接第十九NMOS管的漏极Nd19，源极Ps20连接Pd19；第二十一PMOS管的栅极Pg21连接第十七PMOS管的漏极Pd17，同时也连接输出端m1r，漏极Pd21连接第二十二PMOS管的源极Ps22，源极Ps21连接VDD；第二十二PMOS管的栅极Pg22连接cn2，漏极Pd22连接第二十一NMOS管的漏极Nd21并连接到Pd15，源极Ps22连接第二十一PMOS漏极Pd21；第九NMOS管的栅极Ng9连接cn1，源极Ns9连接第十NMOS管的漏极Nd10，漏极Nd9连接第十一PMOS管的漏极Pd11；第十NMOS管的栅极Ng10连接D1，漏极Nd10连接第九NMOS管的源极Ns9，源极Ns10连接Nd11；第十一NMOS管的栅极Ng11连接输入D，漏极Nd11连接Ns10，源极Ns11连接Nd12；第十二NMOS管的栅极Ng12连接rn02，源极Ns12连接VSS，漏极Nd12连接第十一NMOS管的源极Ns11；第十三NMOS管的栅极Ng13连接cn2，漏极Nd13连接第十五PMOS管的漏极Pd15，源极Ns13连接Nd14；第十四NMOS管的栅极Ng14连接输入D1，漏极Nd14连接Ns13，源极Ns14连接Nd15；第十五NMOS管的栅极Ng15连接D，漏极Nd15连接第十四NMOS管的源极Ns14，源极Ns15连接Nd16；第十六NMOS管的栅极Ng16连接rn01，漏极Nd16连接Ns15，源极Ns16连接VSS；第十七NMOS管的栅极Ng17连接第十三NMOS管的漏极Nd13，漏极Nd17连接第十七PMOS管的漏极Pd17，源极Ns17连接VSS；第十八NMOS管的栅极Ng18连接第十一PMOS管的漏极Pd11，漏极Nd18连接Pd18，源极连接VSS；第十九NMOS管的栅极Ng19连接输入端c1，漏极Nd19连接第二十PMOS管的漏极Pd20，源极Ns19连接第二十NMOS管的漏极Nd20；第二十NMOS管的栅极Ng20连接第十七NMOS管的漏极Nd17，同时连接m1r，漏极Nd20连接Ns19，源极Ns20连接VSS；第二十一NMOS管的栅极Ng21连接c2，漏极Nd21连接第二十二管的Pd22，源极Ns21连接Nd22；第二十二NMOS管的栅极Ng22连接第十八NMOS管的漏极Nd18，同时连接m1，漏极Nd22连接Ns21，源极连接VSS；所述从锁存器有六个输入端和四个输出端，输入端与c1，c2，cn1，cn2，m1，m1r相连；输出端是s0，s0r，s1，s1r；从锁存器由十个PMOS管和十个NMOS管组成，从锁存器中所有PMOS管的衬底连接电源VDD，所有NMOS管的衬底接地VSS；第二十三PMOS管的栅极Pg23连接m1r，漏极Pd23连接第二十四PMOS管的源极Ps24，源极Ps23连接电源VDD；第二十四PMOS管的栅极Pg24连接cn1，漏极Pd24连接第二十三NMOS管的漏极Nd23并作为从锁存器的一个输出端s0，源极Ps24连接Pd23；第二十五PMOS管的栅极Pg25连接m1，漏极Pd25连接第二十六PMOS管的源极Ps26，源极Ps25连接电源VDD；第二十六PMOS管的栅极Pg26连接cn2，漏极Pd26连接第二十五NMOS管的漏极Nd25作为从锁存器的另一个输出端s0r，源极Ps26连接Pd25；第二十七PMOS管的栅极Pg27连接Pd24，漏极Pd27连接第二十七NMOS管的漏极Nd27并作为从锁存器的另一个输出端s1，源极Ps27连接电源VDD；第二十八PMOS管的栅极Pg28连接Pd26，漏极Pd28连接第二十八NMOS管的漏极Nd28作为从锁存器的另一个输出端s1r，源极Ps28连接电源VDD；第二十九PMOS管的栅极Pg29连接Pd28，漏极Pd29连接第三十PMOS管的源极Ps30，源极Ps29连接电源VDD；第三十PMOS管的栅极Pg30连接c1，漏极Pd30连接第二十九NMOS管的漏极Nd29并连接输出端s0，源极Ps30连接Pd29；第三十一PMOS管的栅极Pg31连接Pd27，漏极Pd31连接第三十二PMOS管的源极Ps32，源极Ps31连接电源VDD；第三十二PMOS管的栅极Pg32连接c2，漏极Pd32连接第三十一NMOS管的漏极Nd31并连接输出端s0r，源极Ps32连接Pd31；第二十三NMOS管的栅极Ng23连接c1，漏极Nd23连接Pd24，源极Ns23连接第二十四NMOS管的漏极Nd24；第二十四NMOS管的栅极Ng24连接m1，漏极Nd24连接Ns23，源极Ns24接地VSS；第二十五NMOS管的栅极Ng25连接c2，漏极Nd25连接Pd26，源极Ns25连接第二十六NMOS管的漏极Nd26；第二十六NMOS管的栅极Ng26连接m1r，漏极Nd26连接Ns25，源极Ns26接地VSS；第二十七NMOS管的栅极Ng27连接Pd26，漏极Nd27连接Pd27，源极Ns27接地VSS；第二十八NMOS管的栅极Ng28连接Pd24，漏极Nd28连接Pd28，源极Ns28接地VSS；第二十九NMOS管的栅极Ng29连接cn1，漏极Nd29连接Pd30，源极Ns29连接第三十NMOS管的漏极Nd30；第三十NMOS管的栅极Ng30连接Pd27，漏极Nd30连接Ns29，源极Ns30接地VSS；第三十一NMOS管的栅极Ng31连接cn2，漏极Nd31连接Pd32和输出端s0r，源极Ns31连接第三十二NMOS管的漏极Nd32；第三十二NMOS管的栅极Ng32连接Pd28，漏极Nd32连接Ns31，源极Ns32接地VSS；所述第一反相器电路有两个输入端和一个输出端，输入端连接s1和s1r，输出端为QN；第一反相器电路由第三十三PMOS管和第三十三NMOS管组成；第三十三PMOS管的衬底和源极Ps33均连接电源VDD，第三十三NMOS管的衬底和源极Ns33均接地VSS；第三十三PMOS管的栅极Pg33接输入端s1r，漏极Pd33连接第三十三NMOS管的漏极Nd33并作为反相器的输出端QN；第三十三NMOS管的栅极Ng33接输入端s1，漏极Nd33连接Pd33；所述第二反相器电路有两个输入端和一个输出端，输入端连接s0和s0r，输出端为Q；第二反相器电路由第三十四PMOS管和第三十四NMOS管组成；第三十四PMOS管的衬底和源极Ps34均连接电源VDD，第三十四NMOS管的衬底和源极Ns34均接地VSS；第三十四PMOS管的栅极Pg34接输入端s0，漏极Pd34连接第三十四NMOS管的漏极Nd34并作为反相器的输出端Q；第三十四NMOS管的栅极Ng34接输入端s0r，漏极Nd34连接Pd34。