发明名称 电介质分离型半导体装置及其制造方法
摘要 本发明的目的是得到一种电介质分离型半导体装置及其制造方法,可以防止半导体装置的耐压固电介质层的厚度和第1半导体层的厚度的关系而受到限制,可以实现高耐压。通过埋入氧化膜层(3)将半导体衬底(1)和n<SUP>-</SUP>型半导体层(2)贴合在一起,以与埋入氧化膜层(3)相接的状态在半导体衬底(1)内形成第1多孔质氧化膜区(10),在n<SUP>-</SUP>型半导体层(2)上形成功率器件。而且,在包含功率器件的第1主电极(6)的正下方的位置且从第1主电极(6)侧扩展到超过第1和第2主电极(6、7)间的距离L的40%的范围的区域内,形成第1多孔质氧化膜区(10)。
申请公布号 CN100449777C 申请公布日期 2009.01.07
申请号 CN200410100761.0 申请日期 2004.12.13
申请人 三菱电机株式会社 发明人 秋山肇;出尾晋一
分类号 H01L29/06(2006.01);H01L29/861(2006.01);H01L29/72(2006.01);H01L29/78(2006.01);H01L21/00(2006.01) 主分类号 H01L29/06(2006.01)
代理机构 中国专利代理(香港)有限公司 代理人 刘宗杰;叶恺东
主权项 1.一种电介质分离型半导体装置,其特征在于,具有:半导体衬底;主电介质层,与上述半导体衬底的主面的整个区域相邻配置;经上述主电介质层与上述半导体衬底贴合的低杂质浓度的第1导电型的第1半导体层;在上述第1半导体层的表面有选择地形成的高杂质浓度的第1导电型的第2半导体层;在上述第1半导体层上形成为离开上述第2半导体层且将该第2半导体层包围的高杂质浓度的第2导电型的第3半导体层;在该第1半导体层上形成为将上述第3半导体层的外周缘包围且从上述第1半导体层的表面到达上述主电介质层的环状绝缘层;与上述第2半导体层的表面接合配置的第1主电极;与上述第3半导体层的表面接合配置的第2主电极;在与上述半导体衬底的主面相对的背面形成的背面电极;以及在与上述主电介质层的下表面相接的状态下在上述半导体衬底内形成的第1辅助电介质层,上述第1辅助电介质层形成在包含上述第1主电极的正下方的位置且从该第1主电极侧扩展到超过上述第1和第2主电极间的距离L的40%的范围的区域内,并由多孔质氧化膜构成。
地址 日本东京都