| 主权项 |
1.一种供高速数位静态移位暂存器所使用的储存单元,该储存单元包括:一对串连的负电阻元件所构成的一静态锁存,耦合在第一与第二电位之间;按输入信号的位准设定该静态锁存二进位状态的机构;以及与该静态锁存耦合,以提供增益给下一级静态锁存,并与其隔离的机构。2.根据专利申请范围第1项的储存单元,其中的负电阻元件包括谐振透纳二极体。3.根据专利申请范围第1项的储存单元,其中提供隔离与增益的该机构包括一缓冲放大器。4.根据专利申请范围第3项的储存单元,其中的该缓冲放大器包括一增强型场效电晶体,它的闸极耦合至该对负电阻元件的连接点,它的源-漏路径与第三个负电阻元件串连耦合。5.根据专利申请范围第3项的储存单元,其中的该缓冲放大器包括一增强型场效电晶体及一耗尽负载场效电晶体。6.根据专利申请范围第3项的储存单元,其中的该缓冲放大器包括一非反相源随耦器,是由增强型场效电晶体及一源耗尽负载场效电晶体所构成。7.根据专利申请范围第1项的储存单元,其中设定该静态锁存二进位状态的机构包括一时计开关场效电晶体。8.一种高速数位静态移位暂存器包括:许多储存单元以串级结构耦合,每一个储存单元包括a)一对串连的负电阻元件所构成的一静态锁存,耦合在第一与第二电位之间;b)按该串级中之前一个单元的静态锁存输出位准,设定该静态锁存二进位状态的机构;以及c)与该静态锁存耦合,以提供增益给该串级中之后续单元的静态锁存,并与其隔离的机构。9.根据专利申请范围第8项的静态移位暂存器,其中的负电阻元件包括谐振透纳二极体。10.根据专利申请范围第8项的静态移位暂存器,其中提供隔离与增益的该机构包括一缓冲放大器。11.根据专利申请范围第10项的静态移位暂存器,其中的该缓冲放大器包括一增强型场效电晶体,它的闸极耦合至该对负电阻元件的连接点,它的源-漏路径与第三个负电阻元件串连耦合。12.根据专利申请范围第10项的静态移位暂存器,其中的该缓冲放大器包括一增强型场效电晶体及一耗尽负载场效电晶体。13.根据专利申请范围第10项的静态移位暂存器,其中的该缓冲放大器包括一非反相源随耦器,是由增强型场效电晶体及一源耗尽负载场效电晶体所构成。14.根据专利申请范围第8项的静态移位暂存器,其中设定该静态锁存二进位状态的机构包括一时计开关场效电晶体。15.根据专利申请范围第8项的静态移位暂存器,其中许多该开关场效电晶体被时计信号的第一阶段驱动,其它的许多该开关场效电晶体被该时计信号的第二阶段驱动。图式简单说明:第一图说明流过谐振透纳二极体之电流与电压关系图,以及相对应的能阶图;第二图说明含负载电阻器之谐振透纳二极体的双稳定工作点;第三图说明两个谐振透纳二极体串连后所得到的双稳定工作点;第四图说明由两个串连的谐振透纳二极体构成的普通单级静态移位暂存器单元,形成一静态锁存,它可由先前的输入驱动,并提供一缓冲放大器去驱动相同架构的后级;第五图说明数级串连静态移位暂存器,其缓冲放大级包括一串级的耗尽型场效电晶体(depletion-mode FET)及增强型场效电晶体(enhancement-mode FET);第六图说明一较高速率的连接方式,以谐振透纳二极体取代第五图中的耗尽型场效电晶体,此谐振透纳二极体的特性与双稳定锁存结构中使用的谐振透纳二极体不同;及第七图说明一源耦随器型式的缓冲放大器,它能提升移位暂存器输出级的速率与驱动能力。 |
