| 主权项 |
1.一种薄膜电晶体制造方法,系具有以下工程:在绝缘性基板之上,沈积非晶质矽层之工程;及与上述非晶质矽层沈积工程连续,沈积第一闸极绝缘膜之工程;及使上述非晶质矽层,与第一闸绝缘膜一起,图案化成岛状之工程;及覆盖被图案化成岛状之第一闸绝缘膜,沈积第二闸绝缘膜之工程;及在第二闸绝缘膜上,沈积接触层之工程;及将上述接触层图案化,然后形成闸极电极之工程;及以闸极电极作为罩覆使用,对上述非晶质矽层掺杂不纯物离子之工程。2.如申请专利范围第1项之薄膜电晶体制造方法,其中在进行上述不纯物掺杂工程之前,以上述闸极电极作为罩覆使用,至少对上述第二闸绝缘膜进行蚀刻去除之工程。3.如申请专利范围第1项之薄膜电晶体制造方法,其中在进行上述不纯物离子掺杂工程之前,以上述闸极电极作为罩覆使用,对上述第二闸绝缘膜及上述第一绝缘膜进行蚀刻去除,使上述非晶质矽层之一部份露出之工程。4.如申请专利范围第3项之薄膜电晶体制造方法,其中包含:对上述不纯物离子掺杂工程之后,在上述一部领域之上,沈积金属薄膜之工程;及使上述金属薄膜与上述非晶质矽层起化学反应,在上述非晶质矽层之表面进行矽化工程;及除去上述金属薄膜工程。5.如申请专利范围第3项之薄膜电晶体制造方法,其中,上述第二闸极绝缘膜及上述第一闸绝缘膜,藉由异方性蚀刻被除去。6.如申请专利范围第1项之薄膜电晶体制造方法,其中,上述第一闸绝缘膜及上述第二闸绝缘膜,都被氮化矽所构成。7.一种薄膜电晶体,系具备有:在绝缘性基板之上形成岛状之非晶质矽层;及上述非晶质矽层上所形成之闸绝缘膜,该闸绝缘膜,系由第一闸绝缘膜,及上述第一闸绝缘膜之上所形成之第二闸绝缘膜所构成;及在上述闸绝缘膜之上,以一定宽度所形成之闸极电极;其特征为:上述非晶质矽层,系具有上述闸极电极所覆盖之领域所形成之通道领域,及通道领域之两侧所形成之源极领域及泄极领域。8.如申请专利范围第7项之薄膜电晶体,其中通道领域上之上述闸极绝缘膜之厚度,系与源极领域及泄极领域上之上述绝缘膜之厚度相比,为大。9.如申请专利范围第7项之薄膜电晶体,其中上述第一闸极绝缘膜及上述第二闸极绝缘膜之宽度,系与上述闸极电极之宽度相同。10.如申请专利范围第9项之薄膜电晶体,其中金属矽化层系形成于上述源极领域及上述泄极领域之上面。11.如申请专利范围第10项之薄膜电晶体,其中上述源极领域之上侧,连接源极电极,在上述泄极领域之上侧,连接泄极电极。12.如申请专利范围第7项之薄膜电晶体,其中在上述源极领域与上述绝缘基板之间,配置源极电极,在上述泄极领域与上述绝缘性基板之间,配置泄极电极。13.如申请专利范围第7项之薄膜电晶体,其中上述源极电极及上述泄极电极,系由MoW合金或MoTa合金所构成。14.如申请专利范围第7项之薄膜电晶体,其中上述非晶质矽层与上述绝缘性基板之间,具有由非晶质矽碳化物所形成之光遮蔽膜。15.如申请专利范围第14项之薄膜电晶体,其中在上述非晶质矽层与上述光遮蔽膜之间,具有绝缘性膜。16.一种薄膜电晶体阵列基体,系具有:绝缘性基板;及形成为岛状,于上述绝缘性基板之上配列成二次元之非晶质矽层,各非晶质矽层系具有通道领域及在通道领域之两侧所形成之源极领域及泄极领域;及在上述非晶质矽层之上,以覆盖通道领域(复数)之方式所形成之第一闸极绝缘膜(复数);及在第一闸绝缘膜(复数)之上所形成之第二闸绝缘膜(复数);及在第二闸绝缘膜(复数)之上所形成之闸极电极(复数);及源极电极(复数)所连接之源极电极(复数);及连接于泄极领域(复数)之泄极电极(复数);及上述绝缘基板上被排列成二次元之像素电极(复数),各像素电极,系于各源极电极被电气连接;及与泄极电极(复数)一体形成之信号线(复数),该信号线系被排列成彼此相邻之像素电极(复数)之间;及与闸极电极(复数)一体形成之扫描线(复数),该扫描线系与信号线(复数)交叉,介由第二闸绝缘膜(复数),排列于信号线(复数)之上层。17.如申请专利范围第16项之薄膜电晶体阵列基体,其中更包含:以覆盖于上述信号线(复数)及上述扫描线(复数)之式被沈积之绝缘性保护膜;而上述像素电极(复数),系配置于上述绝缘性保护膜之上,介由上述绝缘性保护膜所形成之第一接触孔(复数)而连接于上述源极电极(复数)。18.如申请专利范围第17项之薄膜电晶体阵列基体,其中更包含:以与上述信号线(复数)为同一工程所形成之下部容量电极(复数);上述像素电极(复数),系介由上述绝缘性保护膜所形成之第二接触孔(复数),而连接于上述下部容量电极(复数)。19.如申请专利范围第17项之薄膜电晶体阵列基体,其中上述像素电极(复数)之周缘部,系介由上述绝缘性保护膜,以与上述信号线(复数)重叠之方式形成。20.如申请专利范围第17项之薄膜电晶体阵列基体,其中更包含:与上述扫描线一体形成之遮蔽电极(复数),该遮蔽电极,系介由上述第二闸绝缘膜(复数),以覆盖于上述信号线(复数)之上方之方式被配置;上述像素电极(复数)之周缘部,系介由上述第二绝缘性保护膜(复数),以重叠于上述遮蔽电极(复数)之方式形成。21.如申请专利范围第17项之薄膜电晶体阵列基体,其中上述绝缘性保护膜,系由氧化矽或氮氧化矽所构成;上述像素电极系由氧化铟锡所构成。22.如申请专利范围第16项之薄膜电晶体阵列基体;其中上述像素电极,系被配置于上述源极电极之下层侧。23.一种液晶显示装置,系包含如申请专利范围第16项之薄膜电晶体阵列基体;及与上述阵列基板相对配置之对向基板;及在上述阵列基板与上述对向基板之间所封入之液晶材料。图式简单说明:第一图系表示本发明之薄膜电晶体之构造之一例之剖面图。第二图系表示本发明之薄膜电晶体之构造之其它例之剖面图。第三图系表示本发明之薄膜电晶体之构造之其他之例之剖面图。第四图A系表示本发明之薄膜电晶体阵列之构造之一例之平面图。第四图B系第四图A之薄膜电晶体阵列之A-A部剖面图。第五图A系表示本发明之薄膜电晶体阵列之构造之其它例之平面图。第五图B系第五图A之薄膜电晶体阵列之A-A部剖面图。第六图A系表示本发明之薄膜电晶体阵列之构造之其它例之平面图。第六图B系第六图A之薄膜电晶体阵列B-B部剖面图。第七图系表示本发明之薄膜电晶体阵列之构造之其它例之平面图。第八图系表示本发明之薄膜电晶体之构造之其它例之剖面图。第九图系表示本发明之薄膜电晶体之构造之其它例之剖面图。第十图系表示使用本发明之薄膜电晶体之液晶显示元件之剖面图。第十一图系表示本发明之薄膜电晶体之构造之其它例之剖面图。第十二图系表示本发明之薄膜电晶体之构造之其它例之剖面图。 |
