发明名称 电光学装置用之半导体电路及其制造方法
摘要 在形成于一基体上的单体活性矩阵电路中,在至少一部份构成周边电路(用以驱动矩阵区)之薄膜电晶体( TFT)的活性区中加入浓度为lx10^16至5x10^19 cm-3的可提升矽结晶度的金属元素,而在矩阵区之 TFT的活性区中不加入任何金属元素。至少一部份构成周边电路之TFT的通道形成区与矩阵区之TFT的通道形成区系由具有单体区结构的矽半导体薄膜所构成。
申请公布号 TW403993 申请公布日期 2000.09.01
申请号 TW084108875 申请日期 1995.08.25
申请人 半导体能源研究所股份有限公司 发明人 山崎舜平;寺本聪
分类号 H01L21/70 主分类号 H01L21/70
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼
主权项 1.一种供电光学装置用之半导体电路,形成在一基体上,包含:一主动矩阵电路,具有第一多数个薄膜电晶体;以及一周周驱动电路,具有第二多数个薄膜电晶体,其中每一薄膜电晶体包括有一个主动区,以驱动该第一多数个薄膜电晶体;其中仅在第二多数个薄膜电晶体的至少一个之主动区中含有浓度为不高于5 1019cm-3,的金属元素,且每一个第一与第二多数薄膜电晶体均具有由具有单体区结构之矽半导体薄膜所构成的通道形成区。2.如申请专利范围第1项之半导体电路,其中所述金属元素包括Fe,Co,Ni,Ru,Rh,Pd,Os,Ir,Pt,Cu,Ag与Au之至少一种。3.如申请专利范围第1项之半导体电路,其中该矽半导体薄膜包括11016cm-3或以上的点缺陷,并包括有用以中和点缺陷之浓度为11015至11020cm-3的氢或卤素元素之一。4.如申请专利范围第1项之半导体电路,其中该矽半导体薄膜包括浓度为11016至51018cm-3的碳与氮,以及浓度为11017至51019cm-3的氧。5.如申请专利范围第1项之半导体电路,其中该矽半导体薄膜之厚度为200至2000埃。6.一种供电光学装置用之半导体电路,形成在一基体上,包含:一主动矩阵电路,具有第一多数个薄膜电晶体,各薄膜电晶体具有第一主动区;以及一周边驱动电路,具有第二多数个薄膜电晶体,其中各薄膜电晶体包括有一第二主动区,以驱动该第一多数个薄膜电晶体;其中仅在第二多数个薄膜电晶体的至少一个之第二主动区中含有浓度为不高于51019cm-3的金属元素,且各第一与第二主动区包含掺杂氢的结晶半导体膜,并且其中不具或大体上没有晶粒边界。7.如申请专利范围第6项之半导体电路,其中所述金属元素包括Fe,Co,Ni,Ru,Rh,Pd,Os,Ir,Pt,Cu,Ag与Au之至少一种。8.如申请专利范围第6项之半导体电路,其中该矽半导体薄膜包括11016cm-3或以上的点缺陷,并包括有用以中和点缺陷之浓度为11015至11020cm-3的氢或卤素元素之一。9.如申请专利范围第6项之半导体电路,其中该矽半导体薄膜包括浓度为11016至51018cm-3的碳与氮,以及浓度为11017至51019cm-3的氧。10.如申请专利范围第6项之半导体电路,其中该矽半导体薄膜之厚度为200至2000埃。11.一种供电光学装置用之半导体电路,形成在一基体上,包含:一主动矩阵电路,具有第一多数个薄膜电晶体,各薄膜电晶体包括一第一主动区;以及一周边驱动电路,具有第二多数个薄膜电晶体,各薄膜电晶体包括一第二主动区,以驱动该第一多数个薄膜电晶体,其中至少一个第二主动区中含有浓度为不高于51019cm-3的金属元素;其中至少一个第一主动区中含有浓度与第二主动区中所含浓度不同的金属元素,且其中各第一与第二主动区均系由具有单体区结构之矽半导体薄膜所构成。12.如申请专利范围第11项之半导体电路,其中所述金属元素包括Fe,Co,Ni,Ru,Rh,Pd,Os,Ir,Pt,Cu,Ag与Au之至少一种。13.如申请专利范围第11项之半导体电路,其中该矽半导体薄膜包括11016cm-3或以上的点缺陷,并包括有用以中和点缺陷之浓度为11015至11020cm-3的氢或卤素元素之一。14.如申请专利范围第11项之半导体电路,其中该矽半导体薄膜包括浓度为11016至51018cm-3的碳与氮,以及浓度为11017至51019 cm-3的氧。15.如申请专利范围第11项之半导体电路,其中该矽半导体薄膜之厚度为200至2000埃。16.一种供电光学装置用之半导体电路,形成在一基体上,包含:一主动矩阵电路,具有第一多数个薄膜电晶体,各薄膜电晶体包括一第一主动区;以及一周边驻动电路,具有第二多数个薄膜电晶体,各薄膜电晶体包括一第二主动区,以驱动该第一多数个薄膜电晶体,其中至少一个第二主动区中含有浓度为不高于51019cm-3的金属元素;其中至少一个第一主动区中含有浓度与第二主动区中所含浓度为低的金属元素,且其中各第一与第二主动区均包含掺杂氢的结晶半导体膜,并且其中不具或大体上没有晶粒边界。17.如申请专利范围第16项之半导体电路,其中所述金属元素包括Fe,Co,Ni,Ru,Rh,Pd,Os,Ir,Pt,Cu,Ag与Au之至少一种。18.如申请专利范围第16项之半导体电路,其中该矽半导体薄膜包括11016cm-3,或以上的点缺陷,并包括有用以中和点缺陷之浓度为11015至11020cm-3的氢或卤素元素之一。19.如申请专利范围第16项之半导体电路,其中该矽半导体薄膜包括淇度为11016至51018cm-3的碳与氮,以及浓度为11017至51019 cm-3的氧。20.如申请专利范围第16项之半导体电路,其中该矽半导体薄膜之厚度为200至2000埃。21.一种供电光学装置用之半导体电路,形成在一基体上,包含:一主动矩阵电路,具有由结晶之矽半导体薄膜构成的第一多数个薄膜电晶体;以及一周边驱动电路,具有第二多数个薄膜电晶体,其中每一薄膜电晶体包括有一个主动区,以驱动该第一多数个薄膜电晶体;其中仅在第二多数个薄膜电晶体的至少一个之主动区中含有浓度为不高于51019cm-3,的金属元素,且该至少一个第二多数薄膜电晶体之主动区具有单体区结构。22.如申请专利范围第21项之半导体电路,其中所述金属元素包括Fe,Co,Ni,Ru,Rh,Pd,Os,Ir,Pt,Cu,Ag与Au之至少一种。23.如申请专利范围第21项之半导体电路,其中该矽半导体薄膜包括11016cm-3或以上的点缺陷,并包括有用以中和点缺陷之浓度为11015至11020cm-3的氢或卤素元素之一。24.如申请专利范围第21项之半导体电路,其中该矽半导体薄膜包括浓度为11016至51018cm-3的碳与氮,以及浓度为11017至51019cm-3的氧。25.如申请专利范围第21项之半导体电路,其中该矽半导体薄膜之厚度为200至2000埃。26.一种制造供电光学装置用之半导体电路的方法,包含以下步骤:在具有一绝缘表面之基体上形成一非晶矽膜;在该非晶矽膜上选择性地形成一层含有金属元素的膜;对非晶矽膜照射光使其结晶并形成单体区;在至少一个未含有金属元素的单体区中形成主动矩阵电路;以及在至少另一个含有金属元素的单体区中形成周边矩阵电路。27.如申请专利范围第26项的方法,其中所述金属元素包括Fe,Co,Ni.Ru,Rh,Pd,Os,Ir,Pt,Cu,Ag与Au之至少一种。28.一种制造供电光学装置用之半导体电路的方法,包含以下步骤:在具有一绝缘表面之基体上形成一非晶矽膜;在该非晶矽膜上选择性地添加含有金属元素的溶液;对非晶矽膜照射光使其结晶并形成单体区;在至少一个未含有金属元素的单体区中形成主动矩阵电路;以及在至少另一个含有金属元素的单体区中形成周边矩阵电路。29.如申请专利范围第28项的方法,其中所述金属元素包括Fe,Co,Ni,Ru,Rh,Pd,Os,Ir,Pt,Cu,Ag与Au之至少一种。30.一种制造供电光学装置用之半导体电路的方法,包含以下步骤:在具有一绝缘表面之基体上形成一非晶矽膜;选择性地引入金属元素至该非晶矽膜中;对非晶矽膜照射光使其结晶并形成单体区;在至少一个未引入金属元素的单体区中形成主动矩阵电路;以及在至少另一个引入金属元素的单体区中形成周边矩阵电路。31.如申请专利范围第30项的方法,其中所述金属元素包括Fe,Co,Ni,Ru,Rh,Pd,Os,Ir,Pt,Cu,Ag与Au之至少一种。32.一种制造供电光学装置用之半导体电路的方法,包含以下步骤:在具有一绝缘表面之基体上形成一非晶矽膜;选择性地引入不同浓度之金属元素至该非晶矽膜中;对非晶矽膜照射光使其结晶并形成单体区;在至少一个引入第一浓度金属元素的单体区中形成主动矩阵电路;以及在至少另一个引入第二浓度金属元素的单体区中形成周边矩阵电路,该第二浓度高于第一浓度。33.如申请专利范围第32项的方法,其中所述金属元素包括Fe,Co,Ni,Ru,Rh,Pd,Os,Ir,Pt,Cu,Ag与Au之至少一种。a4.如申请专利范围第1项之半导体电路,其中含有浓度为不低于11016cm-3的金属元素。35.如申请专利范围第6项之半导体电路,其中含有浓度为不低于11016cm-3的金属元素。36.如申请专利范围第11项之半导体电路,其中含有浓度为不低于11016cm-3的金属元素。37.如申请专利范围第16项之半导体电路,其中含有浓度为不低于11016cm-3的金属元素。38.如申请专利范围第21项之半导体电路,其中含有浓度为不低于11016cm-3的金属元素。图式简单说明:第一图A至第一图D示出根据本发明一实施例之薄膜电晶体(TFT)的制造步骤;第二图A与第二图B示出单体区与活性层的形状;第三图A至第三图D示出根据一实施例之TFT的结构;第四图A与第四图B示出单体区与活性层的形状;第五图为单晶TFT与单体TFT的比较表;第六图为多晶TFT与非晶TFT的比较表;第七图示出矽半导体薄膜之晶体结构图形;第八图A至第八图E示出根据一实施例之制造步骤;第九图A至第九图E示出根据一实施例之制造步骤;第十图示出单体活性矩阵电路结构的一例;第十一图A至第十一图E示出根据一实施例之制造步骤;第十二图A与第十二图B示出TFT活性层与单体区间的关系;而第十三图A与第十三图B示出构成周边驱动电路之反相器电路的实例。
地址 日本