| 摘要 |
<P>Circuit de suppression d'erreur (301) et procédé correspondant pour une boucle à verrouillage de phase (PLL) (300). Selon un mode de réalisation de la présente invention, une condition transitoire, par exemple, un commutateur de bande passante, est détectée dans la PLL (300). La PLL (300) est ouverte pendant une période de temps (509), en réponse à la détection de la condition transitoire. La phase d'un signal à fréquence de référence (115) et la phase d'un signal à fréquence de sortie (116 ou 117) sont synchronisées après un intervalle de la période de temps (509). La PLL (300) est fermée en réponse à la phase du signal à fréquence de référence (115) et à la phase du signal à fréquence de sortie (116 ou 117) synchronisées. La présente invention réduit avantageusement le temps mis par la PLL (300) pour corriger la déviation de fréquence et le déphasage généré(e) par la condition transitoire, et peut fonctionner avec différents types de PLL.</P>
|
