| 主权项 |
1.一种可提升资料存取效率之微控制器架构,主要包括:一指令暂存器,系用以保持微控制器所要执行之指令,其中试指令暂存器具有一资料区段参考位元;一资料区段暂存器,系用以存放资料区段位址;以及一位址产生单元,其系依据该资料区段参考位元而由该资料区段位址与一偏移位址来产生实际之位址,其中,当该资料区段参考位元为第一逻辑状态时,该实际之位址系为该偏移位址,而当该资料区段参考位元为第二逻辑状态时,该实际之位址系为该资料区段位址与该偏移位址之结合。2.如申请专利范围第1项所述之可提升资料存取效率之微控制器架构,其中,该位址产生单元包括:一串加器,其系将该资料区段位址与该偏移位址予以结合以获得一结合位址;以及一第一多工器,其系由该资料区段参考位元所控制,以由该偏移位址及该结合位址选择其中之一,据以提供为实际之位址。3.如申请专利范围第2项所述之可提升资料存取效率之微控制器架构,其中,该第一逻辑状态为逻辑0,该第二逻辑状态为逻辑1。4.如申请专利范围第2项所述之可提升资料存取效率之微控制器架构,其中,该偏移位址系来自一资料偏移暂存器。5.如申请专利范围第2项所述之可提升资料存取效率之微控制器架构,更包含:多数个工作暂存器,系供微处理器执行指令时使用;以及一第二多工器,其系由该指令暂存器所控制,以由该多数个工作暂存器选择其中之一,据以提供该偏移位址。6.如申请专利范围第5项所述之可提升资料存取效率之微控制器架构,其中,该指令暂存器提供复数个位元来控制该第二多工器以选择一工作暂存器。图式简单说明:第一图:系本创作之可提升资料存取效率之微控制器架构之功能方块图。第二图:系显示本创作之可提升资料存取效率之微控制器架构之一具体实施范例。第三图:系为习知之微控制器架构之功能方块图。 |
