| 摘要 |
Circuito interfaz de línea para banda ancha, que consiste en un modulo de transmision y en un modulo de recepcion, estando formado el modulo detransmision por un bloque conversor de formato paralelo a serie (11), que recibe datos de un bloquemultiplexor (14), un bloque aleatorizador (15)y un bloque de generacion de reloj de transmision (12), estando interconectados los bloques de generacion de paridad (13), el bloquealeatorizador (15) y el bloque multiplexor (14), mientras que el modulo receptor está constituido a partir de un bloque conversor de formato serie aparalelo (33), que recibe datos de un bloque de generacion de reloj de recepcion (34) y envía datos a un bloque demultiplexor (36) y a un bloquede verificacion de paridad (32), así como a un bloque desaleatorizador (37) que se conecta al bloque demultiplexor (36).
|
