一种具上升下降时间调整功能的MOS电流模式逻辑电路

摘要

本实用新型提供了一种具上升下降时间调整功能的MCML电路，用于在预设计的MCML电路的上升和下降时间中一个大于设计值，一个小于设计值时将两者均调整为设计值。现有技术中预设计的MCML电路的上升和下降时间中一个大于设计值，一个小于设计值，会严重影响电路的抗噪测试。本实用新型的具上升下降时间调整功能的MCML电路包括具有第一输入差分对的预设计的MOS电流模式逻辑电路、两漏极串联连接在该第一输入差分对的两源极上的第二输入差分对、电性连接在该第一差分对的两源极与地间的第一接地电容对以及串联连接在第二差分对的两源极上的源极电阻对。通过本实用新型可将预设计的MCML电路的上升和下降时间均调整为设计值。

主权项

1、一种具上升下降时间调整功能的MOS电流模式逻辑电路，用于在预设计的MOS电流模式逻辑电路的上升和下降时间中一个小于设计值，另一个大于设计值时将两者均调整为设计值，该具上升下降时间调整功能的MOS电流模式逻辑电路包括该预设计的MOS电流模式逻辑电路，该预设计的MOS电流模式逻辑电路具有第一输入差分对，其特征在于，该具上升下降时间调整功能的MOS电流模式逻辑电路还包括两漏极串联连接在该第一输入差分对的两源极上的第二输入差分对、电性连接在该第一差分对的两源极与地间的第一接地电容对以及串联连接在第二差分对的两源极上的源极电阻对。