发明名称 |
半导体结构制造方法及制成的结构 |
摘要 |
本发明公开了一种半导体结构的制造方法,包括提供一衬底,衬底上具有一导体层;形成一暂置层于导体层上,并对暂置层与下方该导体层的至少一部份进行图案化,以形成多个沟道;填入一第一介电层于沟道处,以形成多个第一介电件于沟道;移除暂置层,以裸露出第一介电件的部份;形成一第二介电层于裸露出的第一介电件,并图案化第二介电层以于裸露出的第一介电件的两侧各形成一间隙壁;和依据间隙壁对导体层进行图案化,以于第一介电件的两侧各形成一图案化导体部。 |
申请公布号 |
CN103904031B |
申请公布日期 |
2016.11.09 |
申请号 |
CN201210575853.9 |
申请日期 |
2012.12.26 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
陈士弘 |
分类号 |
H01L21/8247(2006.01)I;H01L27/115(2006.01)I |
主分类号 |
H01L21/8247(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
任岩 |
主权项 |
一种半导体结构的制造方法,包括:提供一衬底,该衬底上具有一导体层;形成一暂置层(dummy layer)于该导体层上,并对该暂置层与下方该导体层的至少一部份进行图案化,以形成多个沟道(trenches);填入一第一介电层于该多个沟道处,以形成多个第一介电件于该多个沟道;移除该暂置层,以裸露出该多个第一介电件的部份;形成一第二介电层于裸露出的该多个第一介电件,并图案化该第二介电层以于裸露出的该多个第一介电件的两侧各形成一间隙壁(spacer);和依据该多个间隙壁对该导体层进行图案化,以于该多个第一介电件的两侧各形成一图案化导体部。 |
地址 |
中国台湾新竹科学工业园区力行路16号 |