PLL PHASE LOCKED LOOP CIRCUIT AND DRIVING METHOD THEREOF

摘要

본 발명의 PLL 회로는, 기준 주파수 신호 및 제1 전압 제어 발진기의 출력인 제1 주파수 신호를 입력받고, 상기 제1 전압 제어 발진기를 제어하는 제1 제어 전압을 출력하는 제1 PLL 유닛; 및 상기 기준 주파수 신호 및 제2 전압 제어 발진기의 출력인 제2 주파수 신호를 입력받고, 상기 제2 전압 제어 발진기를 제어하는 제2 제어 전압을 출력하는 제2 PLL 유닛을 포함한다.