DRAM cell array and method of producing the same

摘要

An einer von zwei sich gegenüberliegenden Flanken einer Halbleiterstruktur, die ein Source/Drain-Gebiet (S/D1a) und ein darunter angeordnetes Kanalgebiet (Kaa) eines vertikalen Auswahltransistors umfaßt und die zwischen Gräben angeordnet sein kann, ist in einer Höhe des Kanalgebiets (Kaa) ein Element angeordnet, das die Ausbildung eines Kanals verhindert. An beide Flanken grenzen das Source/Drain-Gebiet sowie je eine Wortleitung (Wla) an. Für folded Bitleitungen (Bla) können in den Gräben (G2a) jeweils zwei Wortleitungen (Wla) gebildet werden. Die Elemente von entlang eines der Gräben (G2a) benachbarten Halbleiterstrukturen sind dann alternierend an eine Flanke des Grabens (G2a) und an eine Flanke eines benachbarten der Gräben (G2a) angeordnet. Ein Speicherkondensator kann oberhalb eines Substrats (1a) angeordnet oder im Substrat (1a) vergraben sein. Die Verbindung des Auswahltransistors mit einer Bitleitung (Bla) kann auf vielfältige Art erfolgen. <IMAGE>