| 摘要 |
Est décrite une pluralité de cellules intelligentes dont chacune comprend un circuit intégré comportant un processeur ainsi qu'une section entrée/sortie couplée à un réseau afin d'assurer la détection, les communications et la commande. Chaque cellule comprend un multiprocesseur (100), une section entrée/sortie (107-110), une mémoire (115) ainsi que des circuits de synchronisation associés, un oscillateur (112), et un générateur de synchronisation (111). Le multiprocesseur (100) est un processeur orienté en empilage doté de quatre ensembles de registres (101) ménageant des entrées pour une unité arithmétique et logique (ALU) (102). L'ALU (102) peut comprendre deux ALU séparées. On utilise une partie de la mémoire (115) pour stocker des instructions, un code ROM (115a). La partie suivante de la mémoire est une mémoire à accès sélectif (115b). La troisième partie de la mémoire comprend une mémoire morte programmable effaçable électriquement (EEPROM) (115c). La synchronisation et la commande sont fournies aux registres, à l'ALU et à la mémoire, ce qui permet la réalisation de chaque cellule. |
