一种快速流水线型除法器

摘要

本发明涉及一种除法器，其包括：依次电路连接的规格化单元，第一级乘法器单元，第二级乘法器单元，商截位单元；且规格化单元和第二级乘法器单元之间还连接一查表单元；规格化单元还有一输出连接商截位单元的输入；规格化单元根据输入的有效信号标明的被除数(X)和除数(Y)，输出使能信号和该乘法器的被乘数和乘数至第一级乘法器单元；输出移位参考信号至商截位单元；并输出查表地址至查表单元相应的查表地址。本发明可以在集成电路(以及与之相关的可编程逻辑器件)的算法程序中被采用，以处理数学运算中的除法操作。其结构简单，使用的元器件少，运算速度快。

主权项

1.一种除法器，其包含：依次电路连接的规格化单元，第一级乘法器单元，第二级乘法器单元，商截位单元；且规格化单元和第二级乘法器单元之间还连接一查表单元；规格化单元还有一输出连接商截位单元的输入；规格化单元根据输入的有效信号标明的被除数X和除数Y，输出使能信号和该乘法器的被乘数和乘数至第一级乘法器单元；输出移位参考信号至商截位单元；并输出查表地址至查表单元相应的查表地址；所述的规格化单元的设计需要对被除数和除数分别进行：当输入的操作有效时，被除数和除数将分别向左移位直至最高位为1，并记下最终的结果x，y和所移位的位数Ex，Ey；然后对将x、y、Ex以及Ey进行下一步的运算：x作为输入到第一级乘法器单元的被乘数输出；取y的高h位，减去剩余的低位数据，作为输入到第一级乘法器单元的乘数输出；取y的高h位作为输入到查表单元相应的查表地址；输入到商截位单元的移位参考信号则是Ex和(Ey-2)之差；第一级乘法器单元根据规格化单元的输出的使能信号，对规格化单元输出的被乘数和乘数进行乘法运算，然后将结果输入到第二级乘法器单元；此外，还向第二级乘法器单元发出使能信号；查表单元根据规格化单元输出查表单元相应的查表地址，将事先存放在其中的数据取出，输出到第二级乘法器单元，以完成第三级运算；第二级乘法器单元根据第一级乘法器单元发出使能信号，将由第一级乘法器单元输出的数据作为被乘数，查表得出的数据作为乘数，进行运算得出最终的输出；商截位单元根据规格化单元输出的移位参考信号，将第二级乘法器单元的输出进行格式化，得到商的整数部分和小数部分。