发明名称 离子注入形成N型重掺杂漂移层台面的UMOSFET制备方法
摘要 本发明涉及一种离子注入形成N型重掺杂漂移层台面的UMOSFET器件制备方法,外延生长N型漂移区;离子注入形成N+阱;N+阱刻蚀为台面;外延生长P‑外延层;外延生长N+源区层;刻蚀成槽;刻蚀形成源区;氧化形成槽栅;淀积多晶硅;开接触孔:制备钝化层,开电极接触孔;制备电极:蒸发金属,制备电极。本发明通过离子注入和刻蚀工艺提高了带有N型漂移层台面的碳化硅UMOSFET器件中的N型漂移区台面的掺杂浓度,降低了该器件的导通电阻。
申请公布号 CN103928345B 申请公布日期 2016.09.07
申请号 CN201410166460.1 申请日期 2014.04.21
申请人 西安电子科技大学 发明人 汤晓燕;蒋明伟;宋庆文;张艺蒙;贾仁需;王悦湖;张玉明
分类号 H01L21/336(2006.01)I;H01L21/265(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 代理人
主权项 一种离子注入形成N型重掺杂漂移层台面的UMOSFET制备方法,其特征在于,该具体过程为:步骤a,外延生长N型漂移区:在碳化硅N+衬底样片上外延生长厚度为12μm~25μm,氮离子掺杂浓度为1×10<sup>15</sup>cm<sup>‑3</sup>~5×10<sup>15</sup>cm<sup>‑3</sup>的N型漂移区;步骤b,离子注入形成N+阱:在N型漂移区中进行离子注入,形成重掺杂的N+阱,N+阱宽度为3μm~4μm,注入杂质为氮离子,深度为0.5μm,掺杂浓度为1×10<sup>17</sup>cm<sup>‑3</sup>;步骤c,N+阱刻蚀为台面:把N+阱刻蚀成一个台面,台面高度和N+阱的深度相等,台面宽度与阱的宽度相等;步骤d,外延生长P‑外延层:在N型漂移区和N+漂移层台面上生长一层P‑外延层,厚度为3μm,铝离子掺杂浓度为5×10<sup>17</sup>cm<sup>‑3</sup>~1×10<sup>18</sup>cm<sup>‑3</sup>;步骤e,外延生长N+源区层:在P‑外延层上生长一层N+源区层,厚度为0.5μm,掺杂浓度为5×10<sup>18</sup>cm<sup>‑3</sup>;步骤f,刻蚀成槽:在N型重掺杂漂移层台面正上方采用ICP刻蚀形成槽,宽度为6μm,深度为3μm,这样槽的两个底角被P‑外延层包裹;步骤g,刻蚀形成源区:采用ICP刻蚀形成源区接触;步骤h,氧化形成槽栅:通过热氧化工艺制备槽栅介质SiO<sub>2</sub>,厚度为100nm;步骤i,淀积多晶硅:在槽栅内的槽栅介质SiO<sub>2</sub>上淀积polySi层;步骤j,开接触孔:制备钝化层,开电极接触孔;步骤k,制备电极:蒸发金属,制备电极。
地址 710071 陕西省西安市雁塔区太白南路2号
您可能感兴趣的专利