发明名称 |
半导体集成电路器件制备方法,其光掩膜和它的制备方法及掩膜胚 |
摘要 |
在半导体集成电路器件制备方法中,为了抑制防止外来物质的产生,使用的光掩膜构建方式为,阻挡膜被用作光屏蔽膜来进行检测或暴光处理,当光掩膜1PA1被安装于如检测设备或对准机预定装置上时,其状态为,预定装置的安装部分2与光掩膜1PA1的掩膜衬底1a的主表面区域接触,其中在掩膜衬底1a的主表面上不存在皆由阻挡膜形成的光屏蔽图形1b和掩膜图形1mr。 |
申请公布号 |
CN1209682C |
申请公布日期 |
2005.07.06 |
申请号 |
CN00810736.X |
申请日期 |
2000.06.30 |
申请人 |
株式会社日立制作所 |
发明人 |
长谷川升雄;寺泽恒男;田中稔彦 |
分类号 |
G03F1/08;H01L21/027 |
主分类号 |
G03F1/08 |
代理机构 |
永新专利商标代理有限公司 |
代理人 |
黄剑锋 |
主权项 |
1.一种制备半导体集成电路器件的方法,包括步骤:(a)从掩膜衬底的第二主表面侧照射紫外暴光光线,掩膜衬底具有光屏蔽图形,该光屏蔽图形是被提供于掩膜衬底的第一主表面上的集成电路图形区中的集成电路图形,并且由一种阻挡图形制成,该阻挡图形应用于半导体集成电路晶片的暴光时,紫外暴光光线的透射率为0,并且其中,一薄膜通过接触上述集成电路图形区的周边部分而被固定,以便覆盖上述掩膜衬底的第一主表面上的上述半导体集成电路图形区;以及(b)通过投影光学系统,将透过上述掩膜衬底的上述暴光光线缩小投影,以便上述集成电路图形被映象于形成于上述半导体集成电路晶片的第一主表面的光阻挡膜上,并实现转移。 |
地址 |
日本东京 |