发明名称 |
Verfahren zum Verbessern der Lithographieeigenschaften während der Gateelektrode in Halbleitern mit einer ausgeprägten Oberflächentopographie |
摘要 |
In einer Mesa-Isolationskonfiguration zur Herstellung eines Transistors auf einer Halbleiterinsel wird ein zusätzlicher Einebnungsschritt ausgeführt, um die Gleichförmigkeit des Gatestrukturierungsprozesses zu verbessern. In einigen anschaulichen Ausführungsformen wird das Gateelektrodenmaterial eingeebnet, beispielsweise auf der Grundlage von CMP, um damit die äußerst ungleichförmige Oberflächentopographie zu kompensieren, wenn das Gateelektrodenmaterial über den nicht gefüllten Isolationsgräben gebildet wird. Folglich können deutliche Vorteile der Mesa-Isolationsstrategie mit einem hohen Maß an Skalierbarkeit auf Grund der Verbesserung des kritischen Gatestrukturierungsprozesses kombiniert werden.
|
申请公布号 |
DE102006035667(A1) |
申请公布日期 |
2008.02.07 |
申请号 |
DE200610035667 |
申请日期 |
2006.07.31 |
申请人 |
ADVANCED MICRO DEVICES INC. |
发明人 |
GERHARDT, MARTIN;TRENTZSCH, MARTIN;FORSBERG, MARKUS;HORSTMANN, MANFRED |
分类号 |
H01L21/336 |
主分类号 |
H01L21/336 |
代理机构 |
|
代理人 |
|
主权项 |
|
地址 |
|