用于减少在存储器读存取期间的电力假信号的静态随机存取存储器(SRAM)全局位线电路及其相关方法和系统

摘要

本发明揭示用于减少在读存取期间的假信号的静态随机存取存储器SRAM全局位线电路及其相关方法和系统。SRAM中的全局位线方案可以减少输出负荷，从而减少电力消耗。在某些实施例中，SRAM包含SRAM阵列。所述SRAM包含用于每一SRAM阵列的列的全局位线电路。每一全局位线电路包含存储器存取电路，所述存储器存取电路预充电对应于SRAM阵列中的位单元的局部位线。将从所选择位单元读取的数据从其局部位线读取到聚合的读位线(局部位线的聚合)上。所述SRAM包含将数据从聚合的读位线发送到全局位线上的位线评估电路。基于时钟触发的下降转变将数据发送到所述全局位线上，而不是基于时钟触发的上升转变发送数据。可以采用全局位线方案以减少假信号和电力消耗的增加。

主权项

一种用于多个静态随机存取存储器SRAM位单元的SRAM全局位线电路，其包括：全局位线启用产生电路，所述全局位线启用产生电路经配置以响应于系统时钟的下降转变产生全局位线启用；以及耦合至聚合的读位线的位线评估电路，所述聚合的读位线经配置以接收存储在SRAM数据阵列的多个SRAM位单元之中的所选择SRAM位单元中的数据，所述位线评估电路经配置以：在所述聚合的读位线上从所述所选择SRAM位单元接收所述数据；并且响应于所述全局位线启用产生作为含有所述数据的所述SRAM数据阵列的SRAM数据提供的全局位线。