| 摘要 |
Ein Detektor zum Detektieren eines eingerasteten Zustands und eines nicht eingerasteten Zustands eines Phasenregelkreises (PLL), der Detektor weist auf: eine Out-of-Lock-Detektorschaltung (2), die dazu ausgebildet ist, ein von dem PLL verwendetes Referenzsignal (SREF) und ein das PLL-Oszillatorsignal repräsentierendes Eingangssignal (SDIV) zu empfangen, wobei die Out-of-Lock-Detektorschaltung (2) weiter dazu ausgebildet ist, einen nicht eingerasteten Zustand des PLLs zu erkennen und ein Out-of-Lock-Signal (SOLK) zu erzeugen, welches anzeigt, ob ein nicht eingerasteter Zustand erkannt wurde; eine Lock-Detektorschaltung (4), die dazu ausgebildet ist, das Referenzsignal (SREF) und das Eingangssignal (SDIV) zu empfangen, und weiter dazu ausgebildet ist, einen eingerasteten Zustand des PLLs zu erkennen und ein Lock-Signal (SLCK) zu erzeugen, welches anzeigt, ob ein eingerasteter Zustand erkannt wurde; und eine Logikschaltung (50), welche dazu ausgebildet ist, das Out-of-Lock-Signal (SOLK) und das Lock-Signal (SLCK) zu empfangen, und weiter dazu ausgebildet ist, das Out-of-Lock-Signal (SOLK) und das Lock-Signal (SLCK) zu kombinieren, um ein Ausgangssignal (SLOCKPLL) zu erhalten, welches anzeigt, ob sich der PLL in einem eingerasteten Zustand oder in einem nicht eingerasteten Zustand befindet, wobei die Lock-Detektorschaltung (4) einen ersten Zähler (41) aufweist, der dazu ausgebildet ist, die Zyklen des Eingangssignals (SDIV) während eines Zeitfensters zu zählen, wodurch ein Zählerstand (CNT) bereitgestellt wird, und wobei das Zeitfenster eine Länge hat, die gleich einer vordefinierten Anzahl von Zyklen des Referenzsignals (SREF) ist. |
