| 发明名称 | 形成多层半导体元件的方法 | ||
| 摘要 | 本发明是有关于一种形成多层半导体元件的方法，可消除于晶片验收测试后所产生的导电性突起物，此方法包括形成一第一导电内连线层、进行一晶片验收测试工艺以及在此导电内连线层上进行一化学机械研磨工艺。 | ||
| 申请公布号 | CN100403513C | 申请公布日期 | 2008.07.16 |
| 申请号 | CN200510023088.X | 申请日期 | 2005.12.26 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 黎丽萍;卢永诚;邱文智;林志贤 |
| 分类号 | H01L21/768(2006.01);H01L21/66(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 北京中原华和知识产权代理有限责任公司 | 代理人 | 寿宁;张华辉 |
| 主权项 | 1.一种形成多层半导体元件的方法，其特征在于其包括以下步骤：形成一第一导电内连线层；进行一晶片验收测试工艺，其中该晶片验收测试工艺包括针测该第一导电内连线；以及在该导电内连线层上进行一化学机械研磨工艺，以消除该晶片验收测试工艺中因针测该导电内连线时，探针头接触该导电内连线时所产生的导电突起物。 | ||
| 地址 | 台湾省新竹科学工业园区新竹市力行六路8号 | ||