三维集成电容结构

摘要

一种三维集成电容结构包括至少两种“晶胞”在所述IC的相应层上的阵列，每一晶胞包括一中心导体以及一包围该中心导体的导电环。每一阵列包括多个以一预定间距铺在一给定的IC层上的晶胞。所述阵列垂直配置，以致于相邻的垂直阵列在x和y二个维度上为一所述晶胞的间距的一预定比值-最好为1/2-偏移。配置与所述阵列互相连接的通路，以致于使每一中心导体以紧接所述中心导体的上、下与阵列的一导电环连接，并且以致于使每一导电环以紧接所述导电环的上、下与阵列的一中心导体连接。

主权项

1. 一种供一集成电路(IC)之用的集成电容结构，其包括：至少两种晶胞在所述IC的相应层上的阵列，每一晶胞包括：一中心导体；以及一包围所述中心导体的导电环，其中所述中心导体以及所述导电环均在所述IC的同一层上构成；所述每一阵列包括多个以一预定间距铺在一给定的所述层上的晶胞；所述阵列垂直配置，以致于相邻的垂直阵列在x和y二个维度上为一所述晶胞的间距的一预定比值偏移；以及配置与所述阵列互相连接的通路，以致于使每一中心导体以紧接所述中心导体的上、下与阵列的一导电环连接，并且以致于使每一导电环以紧接所述导电环的上、下与阵列的一中心导体连接。